大家都知道鎖相環很重要，它是基石，鎖相環決定了收發系統的基礎指標，那么如此重要的鎖相環選型原則有哪些呢？
2023-08-01 09:37:05
1523 
12.5G的鎖相環是我們系統中必不可少的一個重要頻率發生器！po主最近有看到一篇關于12.5G的鎖相環設計調試的經驗分享，頗有收獲~好東西就要讓大家都知道！現將原文分享給大家，希望對各位的設計有
2018-08-15 06:20:06
鎖相環仿真，可以參考一下！
2012-08-13 09:11:17
問一下大家，labview的鎖相環怎么設計，我不知道怎么設計NCO，計算頻率控制字的時候需要系統時鐘頻率，但是這個不知道怎么弄，大家有知道的嗎，幫一下忙，謝謝！
2017-06-20 10:36:08
我在用ADF4001和一個VCO芯片MAX2606做80M-120M的頻率合成器。VCO芯片測試是正常的，但鎖相環一直在失鎖狀態，電荷泵的輸出一直是個很小的直流。在MAXOUT觀察R、N分頻的輸出
2019-01-18 13:05:51
要實現鎖相環的基本原理及工作狀態，如何編寫程序呢？
2014-06-11 21:33:38
請問鎖相環仿真用什么軟件好，我們需要用到ADF4110VOC選擇MAX2606
2016-06-27 15:57:53
請問在電子電路中鎖相環和鑒相器的電路結構是什么樣的？它是如何實現此電路功能的？可否詳細解釋一下？
2024-02-29 22:34:45
的三相電壓，輸出是鎖住的相角，如果接對稱的三相電壓，那么輸出的電壓相角就是a相的相角，打開輸出波形，可以看到，輸出的相角以0.02s為周期，大小從0變到360°。2、鎖相環的基本結構鎖相環通常由鑒相器
2015-01-04 22:57:15
我用msp430和adf4106加一個vco 和環路濾波做了一個鎖相環，但頻率漂到其他地方了！請大神解決
2016-01-20 15:07:57
聽說鎖相環可以倍頻，倍頻時輸入輸出頻率都不一樣，如何鎖相呢？
2023-04-24 10:14:34
ADI是高性能模擬器件供應商，在鎖相環領域已有十多的的設計經驗。到目前為止，ADI的ADF系列鎖相環產品所能綜合的頻率可達8GHz，幾乎能夠涵蓋目前所有無線通信系統的頻段。ADF系列PLL頻率合成器
2018-11-06 09:03:16
鎖相環控制頻率的原理鎖相環頻率自動跟蹤-------用鎖相環可以確保工作在想要的頻率點上如何理解以下兩段話？鑒相器是相位比較裝置， 它把輸入信號和壓控振蕩器的輸出信號的相位進行比較， 產生對應
2022-06-22 19:16:46
對于鎖相環部分一直有個疑問：1）鑒相器是根據輸入信號和輸出信號的相位差來輸出一個電壓，通過LP后，控制壓控振蕩器的頻率輸出2）假如輸入鑒相器的頻率不同，那么電路是如何根據相位差來判斷頻率之間的差值呢？也就是相位差與頻率差之間的關系是怎樣的？ 有木有相關的資料可以參考？或是請大牛們解釋下，多謝啦
2017-07-27 09:03:46
有沒有人做過鑒頻鑒相器的仿真？
2014-08-14 20:31:18
本帖最后由 gk320830 于 2015-3-7 20:18 編輯
鎖相環的原理,特性與分析所謂鎖相環路，實際是指自動相位控制電路（APC），它是利用兩個電信號的相位誤差，通過環路自身調整作用，實現頻率準確跟蹤的系統，稱該系統為鎖相環路，簡稱環路，通常用PLL 表示。
2008-08-15 13:18:46
電荷泵鎖相環的基本原理是什么？電荷泵鎖相環的噪聲模型與相位噪聲特性是什么？電荷泵鎖相環的相位噪聲與環路帶寬關系是什么？
2021-06-07 06:57:53
本帖最后由 zhihuizhou 于 2011-12-21 17:43 編輯
鎖相環PLL原理與應用 第一部分：鎖相環基本原理 一、鎖相環基本組成 二、鑒相器(PD) 三
2011-12-21 17:35:00
那個對講機的鎖相環的程序怎么寫？是基于STM32單片機的，鎖相環芯片使用的是LMX2337
2014-04-09 08:18:49
概述：TLC2932是德州儀器公司出品的一款鎖相環電路（PLL）芯片，它由壓控振蕩器和以沿觸發方式工作的鑒相器(PFD：phflse frequency deteclor)組成。
2021-04-08 07:48:53
當鎖相環達到鎖定狀態時，VCO輸出頻率與參考頻率相等（假設沒有分頻），那么它們的相位是不是相等呢？還是保持恒定的相位差呢？如果是相位相等，那么是怎么使它們的初相相等的呢？如果是保持恒定的相位差，那么
2023-04-24 11:32:51
本人在進在做鎖相環的仿真，進行頻率跟蹤的用的，可是怎么做都放不出波形，可有會仿真鎖相環的？
2014-06-23 11:14:38
難道說鑒相器也有鑒頻的功能嗎？假設初始狀態我的參考頻率和vco的自由震蕩頻率不一樣，電路是怎樣達到使頻率相等的平衡狀態的呢，我覺的不太好理解，因為這是2個不同頻率的信號輸入鑒相器，這怎么比較相位差啊。。
求高手指點一下
2023-04-24 10:33:47
鎖相環使兩個波型相位相同， 當上電時有時兩個波相位相同，有時不同是什么原因？急需要答案
2016-03-16 20:57:29
頻率合成器的主要性能指標鎖相環頻率合成器原理鎖相環頻率合成器捕捉過程的分析與仿真
2021-04-22 06:27:35
輸入并行輸入數據編程的雙模鎖相環頻率合成器，該芯片內含參考頻率振蕩器、可供用戶選擇的參考分頻器(分頻比為8，64，128，256，512，1 024，1 160，2 048)，雙端輸出的數字鑒相器
2010-03-16 10:59:24
如題，AD9957的鎖相環一直失鎖，不用鎖相環輸出點頻信號時正常的，用了鎖相環后，PLL_LOCK信號一直為低，sync_clk輸出信號也不是穩定的周期信號，環路濾波器的值有點誤差，因為現有的器件沒有那么精確的電容電阻值，問下鎖相環的控制除了控制CFR3之外還有別的要注意的么？
2018-12-10 09:30:24
資料下載。希望大家喜歡哦！ 本講義涉及以下主題內容五種類型的頻率合成什么是時鐘？ 常用頻率是多少？鎖相環(PLL)基本模型鑒頻鑒相器(PFD) 驅動電荷泵(CP)數字PLL框圖 —— 分頻器PLL中輸入
2018-10-26 09:16:36
鎖相有何意義？CD4046的工作原理是什么？CD4046鎖相環有什么應用？
2021-05-27 07:07:38
求助，CD4046鎖相環的參數要怎么設計呀？我設計的時候是根據datasheet設計的，可是用protues仿真的時候，在中心頻率也入不了鎖，引腳1輸出總是一高一低，然后把輸入信號的電壓調大后，不管
2020-10-11 13:02:47
`EV1HMC3716LP4數字鑒頻鑒相器產品介紹EV1HMC3716LP4詢價熱線EV1HMC3716LP4現貨EV1HMC3716LP4代理王先生***深圳市首質誠科技有限公司
2019-05-19 11:59:10
`HMC3716LP4E數字鑒頻鑒相器產品介紹 產品名稱：數字鑒頻鑒相器 HMC3716LP4E特征 超低SSB相位噪底：-153dBc/Hz（10kHz偏置時，100MHz）集成輸出電阻改善輸入
2019-05-19 11:44:33
LabVIEW鎖相環（PLL） 鎖相環是一種反饋電路，其作用是使得電路上的時鐘和某一外部時鐘的相位同步。PLL通過比較外部信號的相位和由壓控晶振（VCXO）的相位來實現同步的，在比較的過程中，鎖相環
2022-05-31 19:58:27
在使用K60的過程中發現自己pllinit（）不清楚，才發覺自己鎖相環的概念還不懂，so，趕緊補補……鎖相環（PLL: Phase-locked loops）是一種利用反饋（Feedback）控制
2021-11-04 08:57:18
PLL(鎖相環)電路原理是什么？
2022-01-21 07:03:37
`可編程鎖相環（PLL）解決方案有多種尺寸和類型可供選擇。 PLL以整數N或小數N形式提供同時根據帶寬利用無源或有源環路濾波器。 可以通過3線串行接口對其進行快速編程同時提供非常低的雜散抑制和較小
2021-04-03 17:00:58
信號源的任何應用的理想選擇，并且利用微帶或陶瓷諧振器拓撲結構可提供出色的相位噪聲性能。測試儀器雷達系統SFS10500H-LF鎖相環SFS10625H-LF鎖相環SFS10640H-LF鎖相環
2021-04-03 17:05:46
labview虛擬鎖相環的跟蹤鎖定時間過長，請問有什么辦法可以解決這個問題
2011-05-17 19:03:34
哪位可以提供一下mc1496用于鎖相環鑒相器的電路實例？數據手冊偏偏在這地方沒有給具體的電路。
2011-04-05 14:37:12
前輩們你們好，我是在校學生在做鎖相環鑒頻仿真實驗，但是無法得到好的結果，請問前輩們可以指導一下么？謝謝！
2020-06-01 10:20:04
（ADI公司內部PLL電路仿真器）來演示不同電路性能參數。基本配置：時鐘凈化電路鎖相環的最基本配置是將參考信號(FREF)的相位與可調反饋信號(RFIN)F0的相位進行比較，如圖1所示。圖2中有一個在
2019-10-02 08:30:00
使用ADIsimPLL（ADI公司內部PLL電路仿真器）來演示不同電路性能參數。基本配置：時鐘凈化電路鎖相環的最基本配置是將參考信號(FREF)的相位與可調反饋信號(RFIN)F0的相位進行比較，如圖1所示
2019-01-28 16:02:54
采用后向Euler數值積分法實現二階鎖相環的一個仿真模型，對二階鎖相環進行仿真，那位大俠做過？可以參考下原代碼不？
2012-05-28 17:21:05
應用中的疑問：1、傳輸線為2～5米，產生的附加抖動易引起鎖相環失鎖嗎？鎖相環對輸入信號的抖動范圍有要求嗎？為保證輸出的200MHz時鐘穩定，鎖相環對輸入的時鐘信號有什么具體的要求？2、在鎖定的狀態下，若
2018-09-18 11:14:35
類型，前者用于同步鑒相器作平衡式鑒頻解調，后者用于差分峰值鑒頻器作差動微分式鑒頻解調。德鍵調頻音頻窄帶型JTCV10.7M系列貼片鑒頻器，搭配多種IC應用于FM程序檢驗，轉換頻率為有用的音頻信號。 調頻
2013-12-17 17:58:19
。傳統的鎖相環各個部件都是由模擬電路實現的，一般包括鑒相器(PD)、環路濾波器(LF)、壓控振蕩器(VCO)三個環路基本部件。 隨著數字技術的發展，全數字鎖相環ADPLL(AllDigital
2010-03-16 10:56:10
=rgb(0, 66, 118) !important] 鎖相環電路主要用于分頻倍頻，頻率合成，解碼… 該電路利用VOC的鎖定工作，有良好的特性及抗干擾性能。 鑒相器是個相位比較裝置。它把輸入信號
2019-03-17 06:00:00
現在使用了ADI公司的一款芯片設計一個可以產生固定頻率的鎖相環。在調整環路濾波中的電阻電容值時，也要保證相位裕度在45-60這個范圍。現在調整的相噪無法達到客戶的要求。先尋一個調試的思路
2017-07-19 18:18:34
有沒有大神有用Verilog代碼寫的數字鎖相環程序呀，求 。謝謝
2017-07-05 22:54:56
小弟需要對正弦信號進行鎖相，就是鎖相環的輸入輸出都是正弦信號，有合適的芯片嗎？最好給點資料，小弟急需！！還有芯片要可以外接倍頻單元。在此謝過了！！！
2011-03-13 09:46:00
0 引言眾所周知鎖相環的環路帶寬以內的相位噪聲主要由晶體振蕩器經過倍頻惡化后的相位噪聲與鑒相器引入的相位噪聲共同決定。對于環路帶寬以外的相位噪聲則主要由VCO的相位噪聲和鑒相器引入的噪聲基底惡化共同
2019-06-20 08:09:50
穩定性有較大的影響。 環路中采用CMOS鑒頻鑒相器。光電耦合器產生的方波信號的頻率與電機轉速成正比，它與輸入參考信號u1(ω1)的頻率進行鑒頻與鑒相。當鎖相環路鎖定之后，電機的轉速可穩定在設定值上
2011-07-13 17:08:51
一、內容繼續無霍爾的學習，根據原理及仿真，了解相關原理和實現方法。二、知識點1.基于鎖相環的轉子位置估計反正切函數的轉子位置估算由于是根據估算的擴展反電動勢進行計算的，但是由于滑模控制在滑動模態下
2021-08-27 06:54:13
本文由鎖相環頻率合成器的基本工作原理入手，介紹基于鎖相環芯片ADF4106的工作特性，并結合環路濾波器、壓控振蕩器和射頻通路設計出一種輸出頻率為2GHz的頻率合成器，并經過印制板加工及測試，驗證
2018-09-06 14:32:13
HDL硬件描述語言對優化前后的算法進行了編碼實現。仿真和實驗結果表明，優化后的數字三相鎖相環大大節省了FPGA的資源，并能快速、準確地鎖定相位，具有良好的性能。關鍵詞：FPGA；三相鎖相環；乘法復用；CORDIC
2019-06-27 07:02:23
0引言鎖相環廣泛應用于如電能質量分析、電力系統保護、并網變換器以及無功補償等現代工業控制領域。已有研究人員對單dq坐標系三相鎖相環算法進行了分析,通過對電壓矢量的坐標變換及PI控制,實現理想電壓工況
2021-09-06 09:24:01
相乘積鑒頻、脈沖均值鑒頻，這些鑒頻器易于集成，但移相乘積鑒頻器內部噪聲較大，脈沖均值鑒頻器線性好、頻帶寬，但中心頻率范圍較低；c．鎖相環鑒頻，它是利用現代鎖相技術來實現鑒頻的方法，具有工作穩定、失真小、信噪比高等優點，所以被廣泛應用在通信電路系統中。
2019-07-15 06:22:19
鎖相環系統是什么工作原理？傳統電荷泵電路存在的不理想因素有哪些？設計一種高性能CMOS電荷泵鎖相環電路
2021-04-09 06:38:45
全數字鎖相環由那幾部分組成？數字鎖相環的原理是什么？如何采用VHDL實現全數字鎖相環電路的設計？
2021-05-07 06:14:44
相同的方法用lead產生一個dec信號，用lag信號產生一個inc信號。至此，整個數字鎖相環已經設計完畢。步驟中提到的計數器就相當于積分，phase的作用就是完成鑒相，第10步也就是一些有關數字鎖相環的書籍
2012-01-12 15:29:12
fpga中的用鎖相環產生時鐘信號相比于用計數器進行分頻有哪些優點，看fpga中鎖相環的結構，其前期的輸入信號和后期的輸出信號不也是通過計數器進行分頻實現的嗎
2014-10-06 10:46:05
鎖相鑒頻器的工作原理是什么？模擬鎖相環NE564的結構與特點是什么？模擬鎖相環NE564在FM解調電路中的應用是什么？
2021-05-31 06:09:48
模擬鎖相環與數字鎖相環的主要區別在哪里？
2023-04-24 10:48:52
頻率源可以說是一個通信系統的心臟，心臟的好壞很大程度上決定著一個機體的健康狀況，而鎖相環又是頻率源的主要組成部分，因此性能優異的鎖相環芯片對于通信系統來說是非常重要的。鎖相環的相位噪聲對電子設備
2019-06-25 06:22:21
本文介紹了電荷泵鎖相環電路鎖定檢測的基本原理，通過分析影響鎖相環數字鎖定電路的關鍵因子，推導出相位誤差的計算公式。并以CDCE72010 為例子，通過實驗驗證了不合理的電路設計或外圍電路參數是如何影響電荷泵鎖相環芯片數字鎖定指示的準確性。
2021-04-20 06:00:37
一般經典的鎖相環推導公式中鑒相器的鑒相靈敏度都是v/rad，那ADF4153的輸出時電荷泵的電流，它和經典的鑒相器靈敏度之間有什么關系?該怎么計算它的鑒相器靈敏度？
2018-11-06 09:02:53
工程師您好：ADF4351內部集成VCO振蕩器，如果結合外部環路濾波器和外部參考時鐘頻率能構成數字鎖相環嗎？如果不能是不是因為ADF4351內部沒有鑒相器，如果我想做數字鎖相環還要和ADF4002合用嗎？能實現位同步嗎？期待您們的答復！
2018-09-14 14:23:29
怎么設計一種用于多路輸出時鐘緩沖器中的鎖相環？鎖相環主要結構包括哪些？
2021-04-20 06:27:26
軟件鎖相環的基本模型軟件鎖相環的數學模型多速率條件下的軟件鎖相環軟件鎖相環的DSP實現
2021-04-21 07:22:49
我剛接觸鎖相環沒多長時間,最近想使用ADF4106搭建一個雙環鎖相環,我閱讀的資料都沒有說主環路環路濾波器參數計算問題,我想咨詢專家ADIsimPLL是否可以仿真計算雙環鎖相環,如果可以具體怎么考慮,如果可以告訴我一些主環路環路帶寬的知識就更好了.
2019-03-07 10:34:03
音頻鎖相環相關資料集很多好資料哦！ [hide]音頻鎖相環相關資料等.rar[/hide]
2009-12-04 11:43:03
本文針對一款應用于大規模集成電路的CMOS高頻鎖相環時鐘發生器，提出了一種可行的測試方案，重點講述了鎖相環的輸出頻率和鎖定時間參數的測試，給出了具體的測試電路和測試方法。對于應用在大規模電路系統中的鎖相環模塊，該測試方案既可用于鎖相環的性能評測，也可用于鎖相環的生產測試。
2021-04-21 06:28:15
本文探討鑒頻鑒相器（PFD）設計中死區的產生原因和消除方法。設計了一種用于高速鎖相環的零死區PFD。這種PFD采用無反饋回路結構，在保證死區為零的前提下，兼顧功耗和速度性
2010-08-04 11:39:23
42 MAX9382在鎖相環中的應用
該應用筆記討論了鑒頻鑒相器的指標對鎖相環(PLL)死區及抖動性能的影響。在使用電荷泵環路濾波的PLL設計中，通過產生具有最小脈寬的鑒相輸
2010-01-11 17:54:061009 
一種基于bang_bang鑒頻鑒相器的全數字鎖相環設計_陳原聰
2017-01-07 20:49:2711 低雜散鎖相環中鑒頻鑒相器與電荷泵的設計_李森
2017-01-07 22:14:033 目前，鎖相環大都采用經典的結構，雖然也能滿足工業使用需求，但隨著現代電子技術的發展，對于鎖相環性能的要求越來越高，高頻率、寬帶寬、低功耗、低電壓、低抖動、高穩定性等指標已成為人們研究鎖相環的側重點
2017-12-06 11:39:320 本應用筆記討論了影響鎖相環（PLL）死區和抖動性能的鑒頻鑒相器特性。在采用電荷泵環路濾波器設計的PLL中，提供最短持續時間的鑒相器輸出脈沖幾乎消除了PLL死區行為和相關鎖相環抖動。
2023-02-23 17:52:07657 
電子發燒友App
工商網監
評論