?

　　本章節列舉了DAC/比較器架構和集成ADC相比所具備的優勢。所討論的應用電路既常見又簡單，也存在一些共性問題。

　　首先，考慮采用低成本方法實現電力線電壓跌落、浪涌以及瞬態檢測和故障記錄。理想的設計是采用墻上設備監測電力線異常，并將每次異常發生的時間記錄到RAM中(電壓跌落和浪涌的持續時間可以從幾毫秒到幾小時;瞬態可能短至10微秒)。監視器必須記錄電力線完全失效的持續時間，因此，監視器應當由電池供電。

　　傳統解決方案是采用控制器和ADC。由于轉換器連續對電力線電壓采樣，控制器需將每次采樣值與軟件中用戶設定的限制進行比較，并將任何超出規定的狀態記錄到RAM。由于系統必須能夠追蹤到短至10μs的瞬態情況，ADC采樣間隔必須相當短——保守估算時間可以長達2.5μs。因此，控制器必須以1/2.5μs = 400ksps的速率進行采樣處理。

　　如果軟件比較具有高效編碼并且ADC無需處理器干預，系統每次采樣可執行少于10條指令，這就要求處理器具有4MIPS的能力。這種執行能力并不適合采用電池供電(圖1)。需要考慮用模擬方法對輸入瞬態偏離進行響應，用以替代連續跟蹤方案。

　　在這種情況下，DAC/比較器替代方案提供了幾個明顯優勢。需要4個DAC和4個比較器(或一片MAX516)，后面連接一個4路設置/復位觸發器。一組DAC/比較器/FF監測高瞬態電壓，一組監測低瞬態電壓，一組用于監測電網跌落，一組用于監測浪涌(圖2)。瞬態電壓直接耦合到比較器，連接到電壓跌落和浪涌監測比較器的輸入首先要進行整流和濾波，以獲得電網電壓的平均值?？稍谲浖姓{整到合適的rms。

　　系統每T秒進行采樣并對觸發器復位，此處T為瞬態記錄時間分辨率(也許為60s)。高、低瞬態電平DAC用于設置所要求的門限。電壓跌落和浪涌DAC在每T秒間隔后進行調整，采用逐次逼近技術產生高、低門限，以跟蹤目前平均值。

　　假設執行逐次逼近以及其它任務的子程序具有1000條指令(保守估計)，對于T=60s，CPU平均每秒執行17條指令。執行速率是0.00002MIPS，非常適合低功耗系統，遠遠低于ADC方案的4MIPS。為進一步降低功耗，控制器可在大部分時間內處于“休眠”，僅在處理電力線異常時喚醒。將電壓比較從軟件方式轉換為模擬硬件方式，該電路大大降低了功耗、設計復雜性以及成本。

　　較低的故障檢測和診斷維護成本

　　打印頭控制、車輛控制以及許多其它機電應用，需嚴格監視內部電壓和溫度以確定何時更換工作模式。極端情況下，這種反饋可使系統避免全部關斷自毀。例如，在必要時步進電機控制器必須調整輸出MOSFET的柵極驅動以避免線性工作時消耗過多功率。

　　監測這些問題的傳統方法是采用ADC(圖8a)。處理器控制ADC進行周期性測量，與控制處理保持時間常數一致。然后對結果的量化值進行縮放后與軟件中的門限進行比較。如果超出范圍，可觸發糾正動作或者全部關斷系統。

　　另外一種方法是采用DAC/比較器組合(圖8b)。靜態DAC輸出建立關斷門限或比較器觸發值。當溫度變化造成比較器觸發，比較器會對處理器發出中斷來啟動糾正動作。必要時，處理器還可以通過啟動基于軟件的逐次逼近程序來確定極限溫度值。

　　表1 逐次逼近偽代碼

?

?

　　圖8 在這種情況下，用DAC和比較器(b)替換ADC(a)可降低系統成本、響應時間以及軟件開銷

　　另一方面，為支持ADC，處理器在跳轉到關斷子程序之前必須輪詢ADC、輸入采樣值并與先前設定值進行比較。這樣，DAC/比較器不僅節約成本，而且提供了比采用ADC的更快響應;同時還減小了處理器開銷。