本文在說明全數字鎖相環的基礎上，提出了一種利用FPGA設計一階全數字鎖相環的方法，并給出了關鍵部件的RTL可綜合代碼，并結合本設計的一些仿真波形詳細描述了數字鎖相環的工作過程，最后對一些有關
2018-10-25 09:17:13
8237 鎖相環英文名稱PLL（Phase Locked Loop），中文名稱相位鎖栓回路，現在簡單介紹一下鎖相環的工作原理。
2023-04-28 09:57:314380 
PLL(鎖相環)電路原理是什么？
2022-01-21 07:03:37
想利用鎖相環原理提取調幅信號的載波，載波信號為1MHz，請問大家有哪些集成鎖相環芯片可以用 ？ 已經嘗試了NE564，但是它的VCO輸出是TTL電平。有VCO輸出是正弦波的嗎 ？ 或者，大家有經驗的做法難道都是VCO輸出TTL電平，然后再方波轉正弦波 ？
2016-11-09 15:50:01
鎖相環仿真，可以參考一下！
2012-08-13 09:11:17
圖解實用電子技術叢書，介紹鎖相環(PLL)電路設計與應用，供大家參考
2016-06-21 22:51:39
要實現鎖相環的基本原理及工作狀態，如何編寫程序呢？
2014-06-11 21:33:38
請問鎖相環仿真用什么軟件好，我們需要用到ADF4110VOC選擇MAX2606
2016-06-27 15:57:53
的三相電壓，輸出是鎖住的相角，如果接對稱的三相電壓，那么輸出的電壓相角就是a相的相角，打開輸出波形，可以看到，輸出的相角以0.02s為周期，大小從0變到360°。2、鎖相環的基本結構鎖相環通常由鑒相器
2015-01-04 22:57:15
聽說鎖相環可以倍頻，倍頻時輸入輸出頻率都不一樣，如何鎖相呢？
2023-04-24 10:14:34
ADI是高性能模擬器件供應商，在鎖相環領域已有十多的的設計經驗。到目前為止，ADI的ADF系列鎖相環產品所能綜合的頻率可達8GHz，幾乎能夠涵蓋目前所有無線通信系統的頻段。ADF系列PLL頻率合成器
2018-10-31 15:08:45
ADI是高性能模擬器件供應商，在鎖相環領域已有十多的的設計經驗。到目前為止，ADI的ADF系列鎖相環產品所能綜合的頻率可達8GHz，幾乎能夠涵蓋目前所有無線通信系統的頻段。ADF系列PLL頻率合成器
2018-11-06 09:03:16
鎖相環控制頻率的原理鎖相環頻率自動跟蹤-------用鎖相環可以確保工作在想要的頻率點上如何理解以下兩段話？鑒相器是相位比較裝置， 它把輸入信號和壓控振蕩器的輸出信號的相位進行比較， 產生對應
2022-06-22 19:16:46
本帖最后由 gk320830 于 2015-3-7 20:18 編輯
鎖相環的原理,特性與分析所謂鎖相環路，實際是指自動相位控制電路（APC），它是利用兩個電信號的相位誤差，通過環路自身調整作用，實現頻率準確跟蹤的系統，稱該系統為鎖相環路，簡稱環路，通常用PLL 表示。
2008-08-15 13:18:46
第十七章IP核之PLL實驗PLL的英文全稱是Phase Locked Loop，即鎖相環，是一種反饋控制電路。PLL對時鐘網絡進行系統級的時鐘管理和偏移控制，具有時鐘倍頻、分頻、相位偏移和可編程
2022-01-18 09:23:55
電荷泵鎖相環的基本原理是什么？電荷泵鎖相環的噪聲模型與相位噪聲特性是什么？電荷泵鎖相環的相位噪聲與環路帶寬關系是什么？
2021-06-07 06:57:53
本帖最后由 zhihuizhou 于 2011-12-21 17:43 編輯
鎖相環PLL原理與應用 第一部分：鎖相環基本原理 一、鎖相環基本組成 二、鑒相器(PD) 三
2011-12-21 17:35:00
那個對講機的鎖相環的程序怎么寫？是基于STM32單片機的，鎖相環芯片使用的是LMX2337
2014-04-09 08:18:49
概述：TLC2932是德州儀器公司出品的一款鎖相環電路（PLL）芯片，它由壓控振蕩器和以沿觸發方式工作的鑒相器(PFD：phflse frequency deteclor)組成。
2021-04-08 07:48:53
鎖相環路是一種反饋控制電路，簡稱鎖相環（PLL,Phase-Locked Loop）。鎖相環的特點是：利用外部輸入的參考信號控制環路內部振蕩信號的頻率和相位。因鎖相環可以實現輸出信號頻率對輸入信號
2022-01-11 06:34:28
本人在進在做鎖相環的仿真，進行頻率跟蹤的用的，可是怎么做都放不出波形，可有會仿真鎖相環的？
2014-06-23 11:14:38
頻率合成器的主要性能指標鎖相環頻率合成器原理鎖相環頻率合成器捕捉過程的分析與仿真
2021-04-22 06:27:35
如題，AD9957的鎖相環一直失鎖，不用鎖相環輸出點頻信號時正常的，用了鎖相環后，PLL_LOCK信號一直為低，sync_clk輸出信號也不是穩定的周期信號，環路濾波器的值有點誤差，因為現有的器件沒有那么精確的電容電阻值，問下鎖相環的控制除了控制CFR3之外還有別的要注意的么？
2018-12-10 09:30:24
Actel FPGA PLL鎖相環的最大能達到幾倍頻幾分頻？我在網上查了一下有人說是20倍頻，10分頻，但是我沒有在芯片手冊里面找到資料，想要確認一下。
2014-12-04 11:25:15
想利用鎖相環做一個調制解調電路，下面是鎖相環的內部結構圖，解調信號從第十腳輸出，輸出后想對解調信號（頻率為2K）進行放大，放大電路如下：先是放大倍數為1的反相放大器，接著是放大倍數和偏執可調的反相
2017-05-06 11:20:01
求助，CD4046鎖相環的參數要怎么設計呀？我設計的時候是根據datasheet設計的，可是用protues仿真的時候，在中心頻率也入不了鎖，引腳1輸出總是一高一低，然后把輸入信號的電壓調大后，不管
2020-10-11 13:02:47
本文主要介紹Delta-Sigma調制器技術被引入到PLL當中的原因。相信很多人都聽說過Delta-Sigma 小數鎖相環這個概念。但首先需要說明的是Delta-Sigma并不是為了實現小數鎖相環
2020-12-30 06:47:54
在我們設計工程中我們會用到100M，500M等時鐘，如果我們的晶振達不到我們就需要倍頻，再上一個文檔中我們了解到了分頻，可是倍頻我們改怎么做了，這里我們就用了altera的IP核鎖相環。今天我們將去
2019-06-17 08:30:00
說，上貨。
鎖相環使用教程
鎖相環是我們比較常用的IP核之一。PLL的英文全稱是Phase locked loop即鎖相環，是一種反饋電路。具有分頻、倍頻、相位偏移和占空比可調的功能。在XILINX
2023-06-14 18:09:08
LabVIEW鎖相環（PLL） 鎖相環是一種反饋電路，其作用是使得電路上的時鐘和某一外部時鐘的相位同步。PLL通過比較外部信號的相位和由壓控晶振（VCXO）的相位來實現同步的，在比較的過程中，鎖相環
2022-05-31 19:58:27
在使用K60的過程中發現自己pllinit（）不清楚，才發覺自己鎖相環的概念還不懂，so，趕緊補補……鎖相環（PLL: Phase-locked loops）是一種利用反饋（Feedback）控制
2021-11-04 08:57:18
`可編程鎖相環（PLL）解決方案有多種尺寸和類型可供選擇。 PLL以整數N或小數N形式提供同時根據帶寬利用無源或有源環路濾波器。 可以通過3線串行接口對其進行快速編程同時提供非常低的雜散抑制和較小
2021-04-03 17:00:58
信號源的任何應用的理想選擇，并且利用微帶或陶瓷諧振器拓撲結構可提供出色的相位噪聲性能。測試儀器雷達系統SFS10500H-LF鎖相環SFS10625H-LF鎖相環SFS10640H-LF鎖相環
2021-04-03 17:05:46
labview虛擬鎖相環的跟蹤鎖定時間過長，請問有什么辦法可以解決這個問題
2011-05-17 19:03:34
`PLL鎖相環介紹與簡單應用實驗目的:1.學會配置Altera提供的PLL IP核并進行仿真了解其接口時序2.利用參數化設計一個簡易的系統進行驗證已配置好的PLL實驗平臺：芯航線FPGA學習套件主板
2017-01-05 00:00:52
介紹了頻率捕獲、電荷泵鎖相環等熱點應用問題。目錄：第1章 簡介1.1 PLL的性質1.1.1 帶寬1.1.2 線性1.2 本書結構1.3 文獻及注釋1.3.1 推薦書目1.3.2 技術文集1.3.3
2017-08-10 17:44:31
`編輯推薦《鎖相環(PLL)電路設計與應用》內容豐富、實用性強，便于讀者自學與閱讀理解，可供電子、通信等領域技術人員以及大學相關專業的本科生、研究生參考，也可供廣大的電子愛好者學習參考。作者簡介作者
2017-09-18 17:56:02
摘要：鎖相環(PLL)電路存在于各種高頻應用中，從簡單的時鐘凈化電路到用于高性能無線電通信鏈路的本振(LO)，以及矢量網絡分析儀(VNA)中的超快開關頻率合成器。本文將參考上述各種應用來介紹PLL
2019-10-02 08:30:00
什么是鎖相環 (PLL)？一個鎖相環PLL電路通常由哪些模塊組成？
2022-01-17 06:01:54
鎖相環(PLL)電路存在于各種高頻應用中，從簡單的時鐘凈化電路到用于高性能無線電通信鏈路的本振(LO)，以及矢量網絡分析儀(VNA)中的超快開關頻率合成器。今天斑竹帶來干貨好文，參考上述各種應用來
2019-01-28 16:02:54
本文設計了一種寬頻率范圍的CMOS鎖相環(PLL)電路，通過提高電荷泵電路的電流鏡鏡像精度和增加開關噪聲抵消電路，有效地改善了傳統電路中由于電流失配、電荷共享、時鐘饋通等導致的相位偏差問題。設計了
2019-07-08 07:37:37
采用后向Euler數值積分法實現二階鎖相環的一個仿真模型，對二階鎖相環進行仿真，那位大俠做過？可以參考下原代碼不？
2012-05-28 17:21:05
電壓控制振蕩器 (VCO) 的控制電壓，以生成所需的波形。該開環方案的一個難點是波形的斜率會受到部件間變化、溫度、VCO 頻率漂移以及 VCO 頻率提供推頻的影響。對于需要更好線性度的應用，可選用鎖相環
2018-09-13 14:36:22
你好，下面提供的是模擬鎖相環（PLLYSCM）的自定義實現。器件采用相位頻率檢測器（PFD）作為相位比較器和基于開關電容Δ∑調制器的壓控振蕩器。低通濾波器只需要很少的外部電容器和電阻器
2018-11-07 17:06:05
，因為fc=IDCLOCK／2N，因此通過改變分頻值N可以得到不同的環路中心頻率fc?！ ?全數字鎖相環的實現與仿真 本設計在Altera公司的Max+PlusⅡ開發軟件平臺上，利用VHDL語言運用自頂
2010-03-16 10:56:10
鎖相環路是一種反饋控制電路，簡稱鎖相環（PLL）。許多電子設備要正常工作，通常需要外部的輸入信號與內部的振蕩信號同步，利用鎖相環路就可以實現這個目的。鎖相環通常由鑒相器（PD）、環路濾波器（LF
2019-03-17 06:00:00
本制作是在單片機控制下，通過復位開關對雙鎖相環鄰頻調制器輸出的電視頻道進行遞增或遞減的切換，基于上期(09年第七期)所描述的雙鎖相環鄰頻調制器設計與制作的基礎上，在MC145152AP
2021-05-21 06:23:08
設計并調試鎖相環(PLL)電路可能會很復雜，除非工程師深入了解PLL 理論以及邏輯開發過程。本文介紹PLL設計的簡易方法，并提供有效、符合邏輯的方法調試PLL 問題。
2021-04-07 06:28:03
本文設計了一種多環鎖相頻率合成器。多環鎖相環路有直接數字頻率合成(DDS)環路和鎖相頻率合成環路(PLL)組成。充分利用兩個不同環路的優點,既保證了高的輸出頻率,又得到了較高的頻率分辨率。【關鍵詞
2010-05-13 09:09:53
電壓，以生成所需的波形。該開環方案的一個難點是波形的斜率會受到部件間變化、溫度、VCO 頻率漂移以及 VCO 頻率提供推頻的影響。對于需要更好線性度的應用，可選用鎖相環 (PLL)（例如…
2022-11-22 08:06:27
如何使用部分PLL創建調制波形
2021-04-06 06:19:42
如果沒有深入了解 PLL 理論以及邏輯開發過程，可能你在設計并調試鎖相環(PLL)電路時會感到非常棘手。那有沒有比較容易理解或學習妙招呢？小A今日就為大家送上一份妙計錦囊，并提供有效、符合邏輯的方法助你調試PLL問題。請往下看~
2021-01-27 06:52:20
全數字鎖相環由那幾部分組成？數字鎖相環的原理是什么？如何采用VHDL實現全數字鎖相環電路的設計？
2021-05-07 06:14:44
控制用微處理器的主要性能有哪些？處理器在調頻（FM）調諧器中的應用是什么？數字調諧系統有哪些性質？怎樣去設計一種基于PLL（鎖相環）合成器的數字調諧系統？
2021-08-17 07:03:36
堆疊著鑒相、同相積分、中相積分、濾波等專用名詞。這些概念距離硬件設計實現數字鎖相環較遠。Div20PLL Port(clock : in std_logic; --80M local clkflow
2012-01-12 15:29:12
數字鎖相環設計源程序PLL是數字鎖相環設計源程序, 其中, Fi是輸入頻率(接收數據), Fo(Q5)是本地輸出頻率.目的是從輸入數據中提取時鐘信號(Q5), 其頻率與數據速率一致, 時鐘上升沿鎖定在數據的上升和下降沿上；頂層文件是PLL.GDF
2009-12-18 10:37:37
用FPGA寫入子板配置字但無法控制鎖相環，懷疑原理圖有問題，希望大佬給我些建議。供電正確，FPGA已經將數據打入板子，示波器抓SPI波形與FPGA寫入一樣，芯片內自帶VCO完好無損。
2022-01-03 13:46:24
最全面最權威的鎖相環PLL原理與應用資料非常經典的資料
2022-12-02 22:39:56
模擬鎖相環與數字鎖相環的主要區別在哪里？
2023-04-24 10:48:52
有沒有人用過頻率能達到300M以上的集成鎖相環PLL，急求推薦??！
2015-07-30 17:09:19
求助PLL 鎖相環器件選型指導：1） output: Single End clock2） Work Clock: 1Ghz
2018-09-03 11:49:29
求助：鎖相環（PLL）電路設計與應用； 日本人寫的. [此貼子已經被作者于2010-1-15 18:23:54編輯過]
2009-11-19 15:47:54
信噪比下降，誤碼率增加。低相噪Hittite鎖相環產品分為集成VCO和沒有集成VCO兩種。集成VCO的PLL芯片包括了HMC820，HMC821,HMC826等。下面是與市場上同類產品的對比，以工作頻段1720~2080MHz為例：
2019-06-25 06:22:21
。本文就將為大家介紹在DSP系統中如何有效避免噪聲和EMI產生，對其中的電源隔離和鎖相環進行介紹。 電源隔離和鎖相環 如何實現最佳供電是控制噪聲和輻射的最大挑戰。動態負載開關環境很復雜，包括的因素
2018-11-30 17:14:11
本文介紹了電荷泵鎖相環電路鎖定檢測的基本原理，通過分析影響鎖相環數字鎖定電路的關鍵因子，推導出相位誤差的計算公式。并以CDCE72010 為例子，通過實驗驗證了不合理的電路設計或外圍電路參數是如何影響電荷泵鎖相環芯片數字鎖定指示的準確性。
2021-04-20 06:00:37
如題，S3C2440是不是默認不開啟鎖相環PLL的。另外S3C2440與S3C2440A是同一款芯片嗎？為什么這兩款芯片我看到的關于時鐘分頻器設置的參數有些是不一樣的
2019-05-09 04:05:32
我剛接觸鎖相環沒多長時間,最近想使用ADF4106搭建一個雙環鎖相環,我閱讀的資料都沒有說主環路環路濾波器參數計算問題,我想咨詢專家ADIsimPLL是否可以仿真計算雙環鎖相環,如果可以具體怎么考慮,如果可以告訴我一些主環路環路帶寬的知識就更好了.
2019-03-07 10:34:03
幾乎每個RF和微波系統都需要頻率合成器。頻率合成器產生本振信號以驅動混頻器、調制器、解調器及其他許多RF和微波器件。頻率合成器常被視為系統的心跳，創建方法之一是使用鎖相環(PLL)頻率合成器。傳統上
2019-07-31 06:55:58
音頻鎖相環相關資料集很多好資料哦！ [hide]音頻鎖相環相關資料等.rar[/hide]
2009-12-04 11:43:03
本文針對一款應用于大規模集成電路的CMOS高頻鎖相環時鐘發生器，提出了一種可行的測試方案，重點講述了鎖相環的輸出頻率和鎖定時間參數的測試，給出了具體的測試電路和測試方法。對于應用在大規模電路系統中的鎖相環模塊，該測試方案既可用于鎖相環的性能評測，也可用于鎖相環的生產測試。
2021-04-21 06:28:15
Skyworks Solutions 的 SKY72302-21 是一款鎖相環，頻率為 400-6100 MHz，相位噪聲 -80
2023-06-12 17:22:25
Skyworks Solutions 的 SKY74038-21 是一款鎖相環，頻率為 100-2600 MHz
2023-06-12 17:24:47
Skyworks Solutions 的 SKY72300-362 是一款鎖相環，頻率為 100-2100 MHz，相位噪聲 -91
2023-06-12 17:30:57
鎖相環原理
鎖相環路是一種反饋電路，鎖相環的英文全稱是Phase-Locked Loop,簡稱PLL。其作用是使得電路上的時鐘和某一外部時鐘的相位同步。因鎖相環可以
2007-08-21 14:46:044879 鎖相環(PLL),鎖相環(PLL)是什么意思
PLL的概念
我們所說的PLL。其
2010-03-23 10:47:486005 本書是圖解電子工程師實用技術叢書之一，本書主要介紹鎖相環(PLL)電路的設計與應用，內容包括PLL工作原理與電路構成、PLL電路的傳輸特性、PLL電路中環路濾波器的設計方法、PLL電路
2011-09-14 17:55:24
0 鎖相環英文為PLL，即PLL鎖相環。可以分為模擬鎖相環和數字鎖相環。兩種分類的鎖相環原理有較大區別，通過不同的鎖相環電路實現不同的功能。
2011-10-26 12:40:28
如何設計并調試鎖相環(PLL)電路 pdf
2016-01-07 16:20:080 許多電子設備要正常工作，通常需要外部的輸入信號與內部的振蕩信號同步，利用鎖相環路就可以實現這個目的。鎖相環路是一種反饋控制電路，簡稱鎖相環（PLL）。鎖相環的特點是：利用外部輸入的參考信號控制環路內部振蕩信號的頻率和相位。
2018-01-22 11:18:4513409 
鎖相環路是一種反饋控制電路，簡稱鎖相環（PLL,Phase-Locked Loop）。鎖相環的特點是：利用外部輸入的參考信號控制環路內部振蕩信號的頻率和相位。因鎖相環可以實現輸出信號頻率對輸入信號頻率的自動跟蹤，所以鎖相環通常用于閉環跟蹤電路。
2019-09-20 07:05:003503 
本文檔的主要內容詳細介紹的是鎖相環PLL的原理與應用的詳細資料說明包括了：第一部分：鎖相環基本原理，一、鎖相環基本組成，二、鑒相器（PD）phase discriminator ，三、壓控振蕩器
2020-04-29 08:00:0013 鎖相環路是一種反饋控制電路，簡稱鎖相環（PLL,Phase-Locked Loop）。鎖相環的特點是：利用外部輸入的參考信號控制環路內部振蕩信號的頻率和相位。
2022-03-29 09:54:5511472 定時決定一切：如何使用部分 PLL 創建調制波形
2022-11-04 09:52:130 鎖相環 （PLL） 電路存在于各種高頻應用中，從簡單的時鐘清理電路到用于高性能無線電通信鏈路的本振 （LO），再到矢量網絡分析儀 （VNA） 中的超快速開關頻率合成器。本文解釋了鎖相環電路的一些構建模塊，并參考了每種應用，以幫助指導新手和鎖相環專家導航器件選擇以及每種不同應用固有的權衡取舍。
2022-12-23 14:03:543612 
PLL鎖相環版圖設計時應注意以下幾點：1）確定PLL的頻率范圍；2）確定PLL的控制電路；3）確定PLL的調節電路；4）確定PLL的輸出電路；5）確定PLL的濾波電路；6）確定PLL的控制參數；7）確定PLL的輸出參數。
2023-02-14 15:42:592085 PLL鎖相環倍頻是一種用于改變輸入信號頻率的技術，它可以將輸入信號的頻率放大或縮小，以達到某種特定的目的。
2023-02-14 15:56:351939 pll鎖相環倍頻的原理? PLL鎖相環倍頻是一種重要的時鐘信號處理技術，廣泛應用于數字系統、通信系統、計算機等領域，具有高可靠性、高精度、快速跟蹤等優點。PLL鎖相環倍頻的原理涉及到鎖相環，倍頻器
2023-09-02 14:59:241508 pll鎖相環的作用 pll鎖相環的三種配置模式? PLL鎖相環是現代電子技術中廣泛應用的一種電路，它的作用是將一個特定頻率的輸入信號轉換為固定頻率的輸出信號。PLL鎖相環的三種配置模式分別為
2023-10-13 17:39:481102 siumlink中三相鎖相環PLL的輸入怎么實現？ siumlink中三相鎖相環PLL的輸入是通過輸入三相交流電壓來實現的。在交流電力系統中，多數情況下使用的是三相電壓，因此三相鎖相環(PLL
2023-10-13 17:39:56482 了解鎖相環（PLL）瞬態響應 如何優化鎖相環（PLL）的瞬態響應？ 鎖相環（PLL）是一種廣泛應用于數字通信、計算機網絡、無線傳輸等領域的重要電路。PLL主要用于時鐘恢復、頻率合成、時鐘同步等領域
2023-10-23 10:10:20869
電子發燒友App
工商網監
評論