旁路電容是把電源或者輸入信號中的交流分量的干擾作為濾除對象；去耦電容是芯片的電源管腳，兩者有啥區(qū)別了？詳細(xì)請看附件（內(nèi)有福利哦~~）
2021-09-08 10:02:18
` 本帖最后由 eehome 于 2013-1-5 10:08 編輯
去耦電容和旁路電容的區(qū)別`
2012-08-14 11:49:42
信號完整性之去耦電容與旁路電容
2019-11-19 14:52:05
去耦電容分為哪幾種？如何去放置去耦電容呢？在設(shè)計中如何防止上電及正常工作時出現(xiàn)總線沖突呢？
2021-11-03 07:17:04
“自偏”，但是對（交流）信號而言，這同時又是一個負(fù)反饋，為了消除這個影響，就在這個電阻上并聯(lián)一個足夠大的點容，這就叫旁路電容。后來也有的資料把它引申使用于類似情況。 去耦電容在集成電路電源和地之間
2012-03-08 23:42:09
本帖最后由 eehome 于 2013-1-5 10:03 編輯
去耦電容和旁路電容的區(qū)別詳解
2012-08-05 21:42:55
去耦電容和旁路電容的區(qū)別詳解
2017-01-19 09:06:12
電子線路中的同一個電容，有時候會稱它去耦電容，有時候又會稱它為旁路電容。 電子電路中，去耦電容和旁路電容都是起到抗干擾的作用，但是，當(dāng)我們從不同的角度去看時，它所起的作用是不同的，所以才有
2021-05-25 06:14:19
工作不連續(xù)，原因是內(nèi)部節(jié)點未獲得正確的偏置。圖2：帶去耦合和不帶去耦合情況下的電流除了使用去耦電容器外，您還要在去耦電容器、電源和接地端之間采取較短的低阻抗連接。圖 3 將良好的去耦合板面布局與糟糕
2018-09-20 15:44:35
正確的偏置。圖 2：帶去耦合和不帶去耦合情況下的電流除了使用去耦電容器外，您還要在去耦電容器、電源和接地端之間采取較短的低阻抗連接。 圖 3 將良好的去耦合板面布局與糟糕的布局進(jìn)行了對比。您應(yīng)始終嘗試
2018-12-26 14:19:56
去耦電容在PCB板設(shè)計中的應(yīng)用在板設(shè)計中應(yīng)充分考慮電磁兼容方面的問題，合理地使用去耦電容在PCB板防止電磁干擾中具有重要作用， 本文就去耦電容的容量及其具體應(yīng)用作了較為全面、詳細(xì)的敘述，同時還介紹了增強(qiáng)去耦電容效果的一些實用方法。[hide][/hide]
2009-12-09 14:08:29
旁路是把輸入信號中的干擾作為濾除對象，去耦是把輸出信號的干擾作為濾除對象。旁路電容要盡量靠近負(fù)載器件的供電電源引腳和地引腳，這樣能夠很好的防止輸入值過大而導(dǎo)致的地電位抬高和噪聲。去耦電容起到一個電池
2019-05-22 08:22:54
去耦電容的容值是否有固定的標(biāo)準(zhǔn)，自己選擇其他的容量會有影響嗎
2023-10-23 07:21:33
去耦電容的有效使用方法之一是用多個（而非1個）電容進(jìn)行去耦。使用多個電容時，使用相同容值的電容時和交織使用不同容值的電容時，效果是不同的。
2019-08-02 06:56:29
芯片的四周都存在，去耦也必須對整個芯片所在區(qū)域均勻去耦。在安裝電容時，要從焊盤拉出一小段引出線，然后通過過孔和電源平面連接，接地端也是同樣。 放置過孔的基本原則就是讓這一環(huán)路面積最小，進(jìn)而使總的寄生電感
2015-08-26 21:56:00
何為去耦技術(shù)？正確去耦有何必要性？去耦電容有哪些類型？不良去耦技術(shù)對性能的影響是什么
2021-03-11 08:14:14
標(biāo)出）。節(jié)點A、B、C是理想地。但如果電流流過接地的寄生阻抗，這些節(jié)點將形成不同的電位。這些寄生的阻抗會使得對地失真電流影響到輸入信號。讀者的問題是“去耦電容的接地端應(yīng)該連在哪里”。這是重點。從運(yùn)放電
2018-09-20 16:31:25
去耦電容的接地腳應(yīng)該在哪里接地才能消除放大器失真的問題呢？
2021-04-09 06:41:01
1.電源附近去耦電容的選擇很多IC管腳的VCC會增加一個0.1uf的去耦電容，因為電容的濾波曲線在谷底最低的位置濾波效果最好。當(dāng)IC內(nèi)部的邏輯門頻率是是10MHz-50MHz的時候，0.1uf電容
2021-12-31 07:29:16
去耦電容的選擇(西電）
2012-08-06 13:31:25
在高速時鐘電路中，尤其要注意元件的RF去耦問題。究其原因，主要是因為元件會把一部分能量耦合到電源/地系統(tǒng)之中。這些能量以共模或差模RF的形式傳播到其他部件中。陶瓷片電容需要比時鐘電路要求的自激
2018-11-27 15:19:23
請問去耦電容的選擇按照這個圖上的規(guī)則來選對嗎
2018-11-19 11:21:51
供電電源與IC之間的去耦電容的額定電壓有什么要求啊？哪位大師幫忙指點下啊？
2013-01-25 20:04:29
一個原型設(shè)計電路板省去了比較麻煩的去耦電容器；但獲得的任何結(jié)果都無法與預(yù)期結(jié)果相匹配。最后，添加一個去耦電容器，問題解決了。什么我們需要使用去耦電容器？它的作用到底是什么？
2021-04-02 07:46:38
在做高速電路設(shè)計的時候，為什么要有那么多去耦電容？到底什么是去耦？到底需要多大的去耦電容呢？為什么是很多個小電容并聯(lián)而不是用一個大電容（值是一樣大的啊）？為什么說小電容要靠近電源管腳而大電容可以
2019-05-07 06:22:23
電源層，并且路由到IC的各種電源引腳。顯示電源和接地連接的簡單IC模型如圖2所示。圖2. 顯示走線阻抗和局部去耦電容的IC模型IC內(nèi)產(chǎn)生的電流表示為IT。流過走線阻抗Z的電流產(chǎn)生電源電壓VS的變化
2018-10-19 10:49:11
。指南MT-101。“去耦技術(shù)”。ADI公司，2009年。Hank Zumbahlen。“良好接地指導(dǎo)原則”。模擬對話，第46卷，2012年6月。作者簡介：Walt Kester
2018-10-19 10:58:00
很好的文章，關(guān)于電容去耦原理解釋的十分透徹。
2012-08-02 15:06:09
我們都知道小電容濾高頻，大電容濾低頻，為了更好的濾波效果，一般輸入電源或者輸出電源都是采用一個大容值電容加一個小容值電容進(jìn)行濾波，比如1uF+0.1uF； 我們先來了解一下去耦和旁路的區(qū)別
2021-01-11 16:31:51
對于已經(jīng)知道了電容的具體特性和適用范圍，以及去耦原理，那么就知道了去耦的具體方法了嗎？不是的，下面我們將講解一下，具體安裝到電路板上之后的去耦原理以及具體如何防止電容的準(zhǔn)則！
2021-03-04 08:11:41
現(xiàn)在在畫一個ColdFire54455的板子，DDR2去耦電容這里有幾個不明白的問題，還望大家不吝賜教，萬分感激。DDR2我用的是MT47H32M16，官方Demo原理圖用的MT47H64M8，用了
2016-12-13 09:34:14
`各位大神，請問FPGA去耦電容如何布局、布線？1.根據(jù)文檔，一般去耦電容的數(shù)量都少于電源引腳，那么去耦電容要放到哪些管腳旁邊呢？2.以下三種方案哪種好？2.1電容放在PCB top層FPGA外圍
2017-08-22 14:57:10
想為cyclone V 系列的5CEFA7F27這款FPGA設(shè)計去耦電容電路，但是不知道該如何下手。參考了altera公司的一塊開發(fā)板，給出的FPGA的去耦電容電路如下所示，但是感覺這個去耦電容電路
2016-07-09 10:11:21
- 何謂正確去耦？有何必要性？- 實際電容及其寄生效應(yīng)- 去耦電容類型- 局部高頻去耦建議- 由LC去耦網(wǎng)絡(luò)構(gòu)成的諧振電路- 不良去耦技術(shù)對性能的影響為什么IC需要自己的去耦電容？為了保證高頻輸入
2019-05-15 04:24:21
濾波電容：用在電源整流電路中，用來濾除交流成分，使輸出的直流更平滑。去耦電容：用在放大電路中不需要交流的地方，用來消除自激，使放大器穩(wěn)定工作?旁路電容：用在有電阻連接時，接在電阻兩端使交流信號順利
2019-08-26 09:41:50
電壓至少提供一個更大的“散裝”去耦電容器。2.本地去耦電容器應(yīng)連接在有源設(shè)備的電壓和接地引腳之間。由電容器/設(shè)備連接形成的環(huán)路面積應(yīng)最小化。3.本地去耦電容器的標(biāo)稱值通常為0.001、0.01或
2021-12-28 06:07:45
較大，有些電路則需要以較快的速率提供電流。采用充分去耦的低阻抗電源層或接地層以及良好的 PCB 層疊，有助于將因電路的電流需求而產(chǎn)生的電壓紋波降至最低。例如，根據(jù)所用的去耦策略，如果系統(tǒng)設(shè)計的開關(guān)電流為
2020-11-18 09:18:02
，有些電路則需要以較快的速率提供電流。采用充分去耦的低阻抗電源層或接地層以及良好的 PCB 層疊，有助于將因電路的電流需求而產(chǎn)生的電壓紋波降至最低。例如，根據(jù)所用的去耦策略，如果系統(tǒng)設(shè)計的開關(guān)電流為 1
2022-05-07 11:30:38
超過四層，則可以靈活地優(yōu)化去耦電容相對于電源和接地層的位置。此外，現(xiàn)在是指出如果不將電源和接地層放置在相鄰層上，將會損失大量分布電容的好時機(jī)。在我看來，高速數(shù)字設(shè)計將從以下配置中受益匪淺：在兩個組件層
2018-07-27 11:59:50
就不能對芯片下部的電壓擾動很好的去耦。電容的安裝在安裝電容時，要從焊盤拉出一小段引出線，然后通過過孔和電源平面連接，接地端也是同樣。這樣流經(jīng)電容的電流回路為：電源平面-》過孔-》引出線-》焊盤-》電容
2018-09-18 15:56:26
的相關(guān)文章。下面這篇文章是我轉(zhuǎn)載于博士的一片關(guān)于電容去耦半徑的講解，相信你看了之后可以很牛x的回答和避免類似問題的發(fā)生。 老師 問： 為什么去耦電容就近擺放呢?學(xué)生 答： 因為它有有效半徑哦，放的遠(yuǎn)了
2018-09-12 10:46:08
個很全方面講解的。下面這些內(nèi)容是我轉(zhuǎn)載的一篇關(guān)于電容去耦半徑的講解，相信你看了之后可以很牛x的回答和避免類似問題的發(fā)生。 老師問： 為什么去耦電容就近擺放呢？ 學(xué)生答： 因為它有有效半徑哦，放的遠(yuǎn)了
2018-09-17 17:40:22
電容在集成電路電源和地之間的有兩個作用:一方面是本集成電路的蓄能電容，另一方面旁路掉該器件的高頻噪聲。數(shù)字電路中典型的去耦電容值是 0.1μF。這個電容的分布電感的典型值是 5μH。0.1μF 的去耦
2011-02-24 14:30:32
電容去耦的一個重要問題是電容的去耦半徑。大多數(shù)資料中都會提到電容擺放要盡量靠近芯片，多數(shù)資料都是從減小回路電感的角度來談這個擺放距離問題。 確實，減小電感是一個重要原因，但是還有一個重要的原因
2023-04-11 16:26:00
一、名詞定義：旁路（bypass）電容： pass是通過的意思，bypass指從靠近的地方，從旁邊通過。大路不走走小路，主路不走走輔路。所以， 旁路電容可以理解成把信號高頻成分旁路掉的電容。去耦
2022-11-04 22:29:20
打算畫個stm32的最小系統(tǒng)，參考mcu去耦電容的原子的原理圖，有點不理解這一堆的去耦電容應(yīng)該怎樣接，是GND共地，然后mcu和電容的VCC3.3端是扎堆連到一起的嗎？還是各VDD口一一對應(yīng)各電容分開連接的？求解！！
2019-08-22 22:53:44
線路及接地線路的負(fù)信號電流路徑。如果負(fù)載“接地”及去耦“接地”在電源處相接，則接地線路上的毛刺類似于負(fù)電源總線上的毛刺。根據(jù)反饋及信號源的“接地”方式，去耦電容導(dǎo)致的有效干擾可能大于電容的設(shè)計抗干擾
2018-10-24 16:02:14
。 電源軌通常位于電源層，并且路由到IC的各種電源引腳。顯示電源和接地連接的簡單IC模型如圖2所示。圖2. 顯示走線阻抗和局部去耦電容的IC模型 IC內(nèi)產(chǎn)生的電流表示為IT。流過走線阻抗Z的電流產(chǎn)生電源
2022-05-11 10:26:35
電源層，并且路由到IC的各種電源引腳。顯示電源和接地連接的簡單IC模型如圖2所示。 圖2. 顯示走線阻抗和局部去耦電容的IC模型IC內(nèi)產(chǎn)生的電流表示為IT。流過走線阻抗Z的電流產(chǎn)生電源電壓VS的變化
2019-08-23 10:48:34
來至網(wǎng)友的提問：為什么IC需要自己的去耦電容？
2018-12-12 09:08:57
來至網(wǎng)友的提問：為什么IC需要自己的去耦電容？
2023-11-24 07:50:02
TDA2030，單接每級電路都是正常工作，可是連一起就失真了，請問這是這個原因嗎？還有一個問題，去耦電容是加在每塊芯片的輸入端還是電源上啊，比如LM324，是加在3腳還是4腳啊？請原諒我的無知，謝謝！
2013-05-09 19:41:13
`關(guān)于去耦電容旁路電容的總結(jié)`
2012-08-20 14:01:15
一般去耦電容的容量選取原則是什么？
2021-06-08 06:38:27
在實際的設(shè)計生產(chǎn)中經(jīng)常會有去耦電容如何選擇和旁路電容如何布局等問題困擾著我們，在這里給大家分享一些我在網(wǎng)上看到的解答。去耦和旁路電容的選擇由于存在自諧頻率(SRF)，現(xiàn)實中電容的有效頻率范圍是有限
2020-07-15 08:30:00
在實際的設(shè)計生產(chǎn)中經(jīng)常會有去耦電容如何選擇和旁路電容如何布局等問題困擾著我們，在這里給大家分享一些我在網(wǎng)上看到的解答。去耦和旁路電容的選擇由于存在自諧頻率(SRF)，現(xiàn)實中電容的有效頻率范圍是有限
2020-07-15 10:00:00
DGND（此路徑用圖中紅線表示）。因此瞬態(tài)數(shù)字電流不會出現(xiàn)在外部模擬接地層上，而是局限于環(huán)路內(nèi)。VD引腳去耦電容應(yīng)盡可能靠近轉(zhuǎn)換器安裝，以便將寄生電感降至最低。去耦電容應(yīng)為低電感陶瓷型，通常介于0.01
2019-12-29 08:30:00
將無法從高速運(yùn)算放大器中獲得最大的線性度性能。此外，我們將討論簡單地重新布置去耦電容器會影響高速放大級的失真性能。 電容器去耦差會增加失真 PCB的電源和接地導(dǎo)體確實表現(xiàn)出一定的電感。如果我們嘗試
2023-04-21 15:24:03
怎么分清濾波電容、去耦電容、旁路電容？其實并不難~
2021-01-22 07:53:58
這個電容接地。）2）有源器件在開關(guān)時產(chǎn)生的高頻開關(guān)噪聲將沿著電源線傳播。去耦電容的主要功能就是提供一 個局部的直流電源給有源器件，以減少開關(guān)噪聲在板上的傳播和將噪聲引導(dǎo)到地2.旁路電容和去耦電容的區(qū)別
2012-02-10 17:10:05
耦電容直接連接到電源引腳和接地層之間，可以最大限度地降低對功率噪聲和紋波的靈敏度。去耦電容用作瞬態(tài)電流的電荷庫，并將其直接分流到地，從而在IC上保持恒定的電源電壓。雖然回路電流路徑通過接地層，但由于
2019-02-23 06:00:00
1，旁路電容和去耦電容基礎(chǔ)知識2，旁路和去耦的區(qū)別那先來幫大家縷一縷，網(wǎng)上的主要解答，看看是不是有什么可以借鑒和思考的地方。當(dāng)然，這只是我們的一家之言，扛精退散：解答一點評：接下來，還有類似下面
2021-12-31 08:03:52
放置小電容的原因之一（在vcc引腳上通常并聯(lián)一個去耦電容，這樣交流分量就從這個電容接地。）附加：所謂的藕合：是在前后級間傳遞信號而不互相影響各級靜態(tài)工作點的元件 有源器件在開關(guān)時產(chǎn)生的高頻開關(guān)噪聲將
2018-12-07 09:39:59
旁路電容是把輸入信號中的干擾作為濾除對象，而去耦電容是把輸出信號的干擾作為濾除對象，防止干擾信號返回電源。這應(yīng)該是他們的本質(zhì)區(qū)別。去耦電容相當(dāng)于電池，避免由于電流的突變而使電壓下降，相當(dāng)于濾紋波
2019-05-23 06:37:11
并聯(lián)一個去藕電容，這樣交流分量就從這個電容接地。）2）有源器件在開關(guān)時產(chǎn)生的高頻開關(guān)噪聲將沿著電源線傳播。去耦電容的主要功能就是提供 一 個局部的直流電源給有源器件，以減少開關(guān)噪聲在板上的傳播和將噪聲
2013-03-08 16:33:18
濾波電容、去耦電容、旁路電容的作用
2016-10-13 17:01:53
濾波電容用在電源整流電路中，用來濾除交流成分。使輸出的直流更平滑。 去耦電容用在放大電路中不需要交流的地方，用來消除自激，使放大器穩(wěn)定工作。 旁路電容用在有電阻連接時，接在電阻兩端使交流信號順利通過。
2010-12-24 17:12:57
是為什么很多電路板在高頻器件VCC管腳處放置小電容的原因之一(在Vcc引腳上通常并聯(lián)一個去耦電容，這樣交流分量就從這個電容接地。(2)有源器件在開關(guān)時產(chǎn)生的高頻開關(guān)噪聲將沿著電源線傳播。去耦電容的主要功能就是
2018-02-05 15:13:14
耦電容可以彌補(bǔ)此不足。這也是為什么很多電路板在高頻器件VCC管腳處放置小電容的原因之一（在vcc引腳上通常并聯(lián)一個去藕電容，這樣交流分量就從這個電容接地。） 2）有源器件在開關(guān)時產(chǎn)生的高頻開關(guān)噪聲將
2019-01-02 15:31:11
電容可以彌補(bǔ)此不足。這也是為什么很多電路板在高頻器件VCC管腳處放置小電容的原因之一（在 VCC引腳上通常并聯(lián)一個去耦電容，這樣交流分量就從這個電容接地）。2）有源器件在開關(guān)時產(chǎn)生的高頻開關(guān)噪聲將沿著
2012-04-04 23:29:40
頻率夭計算式如下并聯(lián)諧振頻率幾計算式如下 其中，n等于分立電容器數(shù)目；Gd是分立電容器電容；氣是電源層的接地層結(jié)構(gòu)的電容值。 當(dāng)頻率高于fa，附加的n個分立去耦電容不能帶來附加的好處，這是因為裸板
2018-11-23 16:05:28
電容在集成電路電源和地之間的有兩個作用： 一方面是本集成電路的蓄能電容，另一方面旁路掉該器件的高頻噪聲。 數(shù)字電路中典型的去耦電容值是0.1μF。這個電容的分布電感的典型值是5μH。 0.1μF的去耦
2017-05-04 10:48:07
就想知道去耦電容的設(shè)置有什么規(guī)律？這些不同的設(shè)置有什么說法
2019-08-30 01:54:25
如何處理接地和去耦的重要布局問題？
2021-03-16 11:43:45
我知道在電源設(shè)計中，電源輸入與輸出都要濾波和去耦合，請問下怎么叫去耦電容？什么叫旁路電容啊？？我知道概念，它們兩者區(qū)別在于：旁路電容是把輸入信號中的干擾信號去掉，而去耦電容是把輸出信號中的干擾信號去掉；但是我不知道具體怎么區(qū)分？難道左邊的是旁路電容，右邊的是去耦電容嗎？
2018-10-23 09:32:13
正在加载...
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論