ADC芯片參數測試技術解析

　　隨著數字技術的不斷發展和計算機在信號處理、控制等領域中的廣泛應用，過去由模擬電路實現的工作，今天越來越多地由數字電路或計算機來處理。作為模擬與數字之間的橋梁，模擬數字轉換器（ADC）的重要性越來越突出，由此也推動了ADC測試技術的發展。本文首先介紹了ADC的測試，包括靜態參數和動態參數測試，然后結合自動測試系統測試實例，詳細介紹了 ADC芯片參數的測試過程。

　測試原理

　　1. 1　靜態參數的測試原理

　　ADC的靜態參數是指在低速或者直流流入ADC芯片測得的各種性能參數。靜態參數測試方法有逐點測試法等，其主要測試過程如圖1所示。

　　（1）零點誤差的測量

　　零點誤差又稱輸入失調，是實際模數轉換曲線中數字0的代碼中點與理想模數轉換曲線中數字0的代碼中點的最大誤差，記為EZ。其測試方法如下：輸入電壓逐漸增大，當圖1中的數字顯示裝置從00..00變為00..01，記下此時輸入電壓Vin1 ，然后逐漸減小輸入電壓，使數字顯示裝置由00..01變為00..00，記下輸入電壓Vin2 ：

　　式中： N 為A /D的位數; VFSR 為A /D輸入電壓的滿量程值，LSB為ADC的最低有效位。

　　（2）增益誤差EG 測量

　　增益誤差是指轉換特性曲線的實際斜率與理想斜率之間的偏差。測試方法如下：把零點誤差調整為0，輸入電壓從滿量程開始變化，使數字輸出由11..11 變11..10，記為Vin1。反方向逐漸變化Vin ，使輸出端由11..10變為11..11，記下輸入電壓Vin2 。則：

　　（3）線性誤差的測量

　　線性誤差指實際轉換曲線與理想特性曲線間的最大偏差。實際測量是測試第j碼的代碼中心值，將其與理想第j碼的中心值比較，測試方法如下： ①調節輸入電壓，使數字輸出端由第j碼變為第j - 1碼，記為Vin1 ; ②調節輸入電壓，使數字輸出端由第j - 1碼變為第j碼，記為Vin2 ; ③調節輸入電壓，使數字輸出端由第j碼變為第j +1碼，記為Vin3 ; ④調節輸入電壓，使數字輸出端由第j + 1碼變為第j碼，記為Vin4 ; ⑤求出第j碼的偏差ΔVj 為：

　　式中： Vj為理想狀態時ADC第j碼的標稱量化值; ⑥重復以上步驟，測得所有數碼的偏差，取其絕對值Δ︱Vj ︱的最大值即為線性誤差。

　　（4）微分線性誤差的測量

　　微分線性誤差是實際轉換特性曲線的碼寬與理想碼寬之間的最大偏差。實際上，對線性誤差的測量和微分線性誤差的測量是同時進行的，找出被測點N 對應的模擬電壓實測值，再找出對應于N + 1的模擬電壓實測值，兩者之差即為實際轉換曲線在該點的碼寬。從第j個數字值變為第j + 1碼的數字值，實際對應的模擬Vin1 輸入值之差，這個差值與理想的步長1 LSB的差，然后取其最大值，就是微分線性誤差。即測得第j碼的實際碼寬Δj：

　　將Δj與1 LSB相比，取其偏差的絕對值最大就是所要測的微分線性誤差。

　　1. 2　動態參數的測試原理

　　ADC的動態性能包括很多，如信噪比（ SNR）、信號與噪聲失真之比（ SINAD）、總諧波失真（ THD）、無雜散動態范圍（ SFDR）、雙音互調失真（ TTIMD）等。動態參數的測試方法有動態信號疊加測試法、譜分析FFT法和直方圖法等。

　　（1）動態信號疊加測試法［ 526 ］

　　它的基本思想是在被測A /D 轉換器模擬輸入的參考電壓上疊加一個小的交流信號，使A /D轉換器輸出的數字量短時間內在指定碼周圍以一定頻率來回變化，從而測試出相應的躍變點和代碼中心值，并可確定出零點誤差、增益誤差、相對精度和微分線性誤差。這種方法簡單易行，但是受到分辨率和速度的限制。

　　（2）譜分析FFT法

　　將滿量程正弦信號送到被檢的ADC中，轉換后的結果存放在存儲器中，然后對輸出數據實施FFT運算，從而計算出SNR、THD等參數。輸入由2個不同頻率的正弦波組成，實施FFT運算后可以計算出IMD。在測試高精度ADC時，要求FFT的長度足夠，測試頻率的選擇是FFT法應用的一個關鍵問題。另外， FFT法要求采樣頻率不能是信號頻率的整數倍。FFT法是ADC動態測試中很常用的方法，其優點是直觀、簡便，幾乎所有ADC的失真都可在其輸出頻譜上表現出來。但是這種方法不能避免頻譜泄露和ADC以外的誤差源對測試帶來的影響。

　　（3）碼密度直方圖法

　　這種方法是將一個正弦波送到被測A /D轉換器中，由計算機記錄下A /D轉換器采樣點的數量，然后計算機通過軟件進行運算和處理，繪出直方圖，從而定量地表示出微分線性誤差、失碼和增益誤差等參數。

　　測試系統組成

　　下面將介紹如何在BC3192V50 測試系統上實施ADC的測試。該系統是由北京自動測試技術研究所開發研制的VXI總線型數模混合集成電路測試系統，系統最大測試速率為50 MHz，提供16 bit分辨率、100 KHz轉換/采樣率，可由數字系統同步觸發的波形產生器、波形分析器及高速DSP 處理器，具有較強的模擬信號測試及混合信號測試。

　　2. 1　測試系統硬件結構

　　（1）第1層：稱為“母機”，提供測試各類IC所需要的最基本、最通用的硬件資源。它包括： ①電源; ②精密測量單元（ PMU）及可程控繼電器矩陣; ③精密電壓表;④數字電路部分。

　　（2）第2層：適配器層，它是在母機大平臺的基礎上為某類器件的測試提供的匹配層，為某類IC的測試提供的專用測試電路。

　　（3）第3層：個性卡層，是為測試某類之中的具體的某個IC而設計的小板。其中適配器是針對具體芯片而開發的測試電路，是開發各種芯片測試的關鍵。

　2. 2　測試系統的軟件

　　包括各儀器模塊的驅動程序、軟面板、調試程序、用戶測試程序開發環境和測試程序庫等。

　　測試系統環境配置

　3. 1　單調漏碼掃描測試

　　2. 1節已經講了靜態參數的測試原理，很容易就能在本測試系統實現。下面以快速單調漏碼掃描測試為例，介紹測試適配器的配置。快速漏碼掃描電路如圖2 所示。在圖的左側，積分電路用以產生單調直線上升或下降的電壓，電壓的上升或下降幅度大于被測DUT的模擬輸入電壓范圍;圖右側是由DUT輸出的數字量和計算器構成的數字比較電路。在掃描之前，計算機通過數據總線將計數器預置成DUT的模擬輸入電壓的最低值時，所對應的數字量，此處設為數字0。此時開關S1斷開， S2閉合，使DUT的模擬輸入值從0開始。積分電路的輸入電壓是由DAC產生的，它由程序設定以便控制積分電路的電壓上升速率，使之和被測器件的轉換時間相匹配。其電壓上升速率一般為：積分電路的輸出電壓增加時，被測器件ADC的輸出從數值D →D + 1 所需要的時間，約等于10 倍的被測器件ADC的轉換時間。當掃描開始后，開關S1 閉合， S2 斷開，使積分電路呈線性掃描狀態。被測器件被周期地觸發，使之對輸入的信號進行A /D轉換。其輸出與計數器相比較，若相等，則由數字比較電路產生一個脈沖，使計數器自動“加1”。而在掃描過程中，計算機通過數據總線不斷地讀取計數器的數值，并做出判斷：若在規定的時間內，計數器應“加1”，而未“加1”，則判定DUT在此處有漏碼。其漏碼的位置只要讀出計數器的當前值就可以了，若在規定時間內，計數器被正常地“加1”，且計數器的計數值達到被測器件DUT輸出的最大值，則DUT無漏碼。

　　3. 2　測試動態參數的碼密度直方圖法和譜分析FFT法測試環境配置

　　基于測試主機提供了強大的DSP數字信號處理能力，這個機臺還可以使用碼密度直方圖法和譜分析FFT法測試動態參數。其測試原理如圖3 所示，主機高精度信號源產生一個正弦波或三角波，輸入被測ADC，在FFT法測試中，ADC輸出數碼被接收器接收后，地址產生器順序產生地址，把鎖存器鎖存的數據寫入存儲器，然后傳送到主機，用分析軟件分析，并給出測試結果。在直方圖

　　測試時，接收器接收的數據作為地址從存儲器中取出數據，加法器加1后寫回同一存儲器中，再完成數據與主機I/O總線的接口，控制邏輯完成整個操作的控制功能，在主機測試軟件完成數據的分析，給出測試結果。