版圖將會對模擬電路性能產生巨大的影響，針對matching要求很低，nmos的body-effect不可小視，current matching即使差到20%~40%，matching最后造成了接近50%的偏差，也就是差不多到了1:600。

當電流的matching不那么重要的時候，為了節省電流和面積，可以使用作者君采用的暴力巨大的ratio值。

然后還學了一招，針對matching要求很低的情況，為了節省面積：

可以采用上圖所示的方法。當然了，左邊上面那個nmos的body-effect不可小視，大家根據自己的實際情況掂量著用吧！

本人的design存在嚴重缺陷，因而才導致了下面將會談到的這個問題，正常情況下的current ratio，大概會盡量保持在十以內。如果出現這樣的情況：

基于一般的經典common-centriod的layout結構：

而不是下面作者所采取的做法。

作者當時并不很擔心自己的current matching，因為覺得即使差到20%~40%（1:400變成了1:240到1:560），都是可以忍受的。結果后仿的結果顯示，matching最后造成了接近50%的偏差，也就是差不多到了1:600.

下面是一個comparator的pre-amplifier。

因為作者以前都是做low power的電路，很少遇到需要燒電燒到幾百uA的情況。

所以上面那個200uA的pre-amplifier，讓作者郁悶了一下下。

M59和M63的W/L ratio是1:400。

一開始做layout的時候，我們layouter問我，這個M59擺在哪里？

我當時沒有過腦子的就脫口而出：“隨便擺！”

話確實說得氣壯山河，可結果卻是有些難過……

之后我拿著coupleC和decoupledC去跑后仿。之前跳得好好的，Von和Vop的DC op應該是500mV。結果我跑了個DC，發現變成了200多mV……結果可想而知，下半部分全部出了saturation region……

我開始以為是提取寄生參數的時候出了問題，所以就跑過去找layouter。layouter說不可能啊！最后沒有辦法，我就去對比前仿和后仿的netlist。

然后下面是后仿netlist里M59和M63的BSIM參數。

大家可以看出來，比如這個叫“AS”的參數，差別已經快一倍了。

后來我仔細琢磨了下，會不會是layout的問題呢？

然后我就去找layouter看這兩個管子到底怎么擺的。

因為我當時隨口說M59這個diode隨便放，所以layouter就把M59跟M63沒有放在一起。所以這個所謂的current mirror就完全沒有了matching可言。

有些layout影響，如STI，WPE（Well Proximity Effect：During ion implantation， kinetic ions scatter back out of PR and become embedded in the Si near PR edge， causing VTH shift. 。The affected distance is ~ 1um. ? Small angle II helps， but never avoids WPE.）之類的，就紛紛冒出來了。

發現了這個問題之后，我就讓layouter把M59插到M63里面。M63不是有400 （multiplier=400）個嗎？我就把M63的m改成了399，其中中間一個留給了M59（下面的netlist里面M59變成了M159）

之后再抽取寄生參數，大家可以對比看看，基本上M159就跟上面的M63一模一樣了。

之后再跑后仿，就跟前仿結果所差不太多了。

所以一個模擬電路工程師，必須要具備良好的版圖經驗。大部分時候，都是電路工程師在告訴版圖工程師應該如何畫layout。

備注：

source：BSIM4.6.0 MOSFET Model - User’s Manual Mohan V. Dunga， Xuemei （Jane） Xi， Jin He， Weidong Liu， Kanyu M. Cao， Xiaodong Jin， Jeff J. Ou， Mansun Chan， Ali M. Niknejad， Chenming Hu Department of Electrical Engineering and Computer Sciences University of California， Berkeley， CA 94720 Copyright ? 2006 The Regents of the University of California All Rights Reserved。