摘要：數字通信系統中，碼元同步對于實現信號的準確判決碼元和降低系統誤碼率起著關鍵作用。本文介紹了在ADS仿真環境下實現16QAM接收機碼元同步算法。采用的定時誤差提取算法消除了傳統算法在16QAM系統中引起的時鐘抖動問題，實現了接收信號和發送信號同步。并對該算法在ADS環境下進行了仿真，仿真結果表明該算法實現了碼元同步的功能，并對干擾有較強的抵抗能力。

0 引言

在數字接收機中，為了在抽樣判決時刻準確判決發送過來的碼元，需要提供一個確定抽樣判決時刻的定時脈沖序列。這個定時脈沖序列的重復頻率必須與發送的數碼脈沖序列一致（即接收、發送雙方必須同步，具有相同的主頻率），同時在最佳判決時刻對接收碼元進行抽樣判決。這樣的定時脈沖序列稱為碼元同步。

16QAM（Quadrature Amplitude Modulation）接收機要完成16QAM信號的解調首先要完成碼元同步，再通過隨后的均衡、載波恢復等模塊完成信號的解調。因此碼元同步算法的實現是至關重要的一部分。

1 碼元定時同步原理及其在ADS中的設計

數字化的解調器中，經過下變頻所得的基帶信號通過匹配濾波器，然后以時鐘周期為Ts的固定采樣頻率進行采樣、量化后進入碼元同步環路。

圖1 碼元同步模塊的結構

在論文中，具體采用的定時同步模塊如圖1所示，它由內插濾波器（由DAC、濾波器和重采樣等效實現）、定時誤差提取（TED）、環路濾波器以及VCO控制器組成。從圖中可看出：信號經過內插后，每個符號內有兩個采樣點，再進行時鐘誤差提取，得到的誤差信號經過環路濾波器后送給VCO，最后控制內插完成同步。即通過采樣點提取時鐘控制信號調整采樣時鐘來達到同步。

下面分別介紹各模塊的原理。

1.1 內插濾波器原理

內插濾波器實際上實現的是一個數據的速率轉換可以假設它的模型如圖2所示。

圖2 速率轉換

假定接收端固定采樣時鐘為 ，符號周期為T。內插器接收的信號為 ，通過DAC及濾波器后，得到一個連續時間的輸出：

（1-1）

現在，對于y （t），在每個時刻時對其再次進行采樣，其中，k為正整數。T為內插器周期，它與符號周期是同步的。

（1-2）

對于上式（5-2），m為輸入序列指針，定義濾波器指針為：

（1-3）

同樣，定義基本指針為：

（1-4）

分數間隔為：

（1-5）

內插公式可以重新寫為：

（1-6）

式（1-6）為數字內插濾波器的基本方程。

引入參數 ， 是有實際意義的。它們表示了 ， 之間的調整關系。其中， 決定了計算第k個內插值 的N=N2-N1+1個信號樣值， 指示了內插估值點，并決定用來計算內插值 的N個插值濾波器脈沖響應樣值。一般情況下， 是個無理數且對每次內插都是變化的，直到定時穩定時， 將穩定在某一個定值上。

1.2 定時誤差（TED）信號的提取

Gardner碼元同步算法是一種異步時鐘恢復方法，本地生成碼元時鐘，采用插值方法得到抽樣時刻碼元值，不需要滿足采樣時鐘與碼元時鐘是整數倍關系的要求。Gardner碼元同步算法中，輸入的基帶信號經過插值后得到2倍碼元速率的抽樣數據，抽樣數據經過反饋支路控制數控振蕩器輸出頻率從而調整碼元時鐘，采樣得到最佳采樣點，完成時鐘的鎖定和跟蹤。

Gardner算法不需要判決反饋，每個數據需要兩個采樣點，其中一個是strobe點，即符號最佳觀察點；另一個是midstrobe點，即兩個最佳觀察點之間的采樣點。一個在符號判決點附近，另一個在兩個符號判決點中間附近，并且與載波相位偏差無關，因此定時調整可先于載波恢復完成，定時恢復環和載波恢復環相互獨立，這給解調器的設計和調試帶來了方便。

假設接收信號為： ，式中 為傳輸的復數數據， 為基帶成型濾波波形，對 的采樣值可能產生定時誤差，Gardner算法提取的定時誤差為：

（2-1）

其中索引r表示符號數目，同相I和正交Q方向的第r個符號的判決值分別表示為 和 。同樣，將r和（r-1）兩個判決點中心位置的采樣值表示為 和 。整個誤差是I和Q兩個方向的定時誤差之和，且此誤差與載波相位無關。

式中 ， 表示同相和正交分量，T為符號周期。Gardner算法適用于跟蹤和捕獲模式。

圖3 16QAM解調后波形

在16QAM調制信號中，例如果符號從－1變為1，1變為－1，－3變為3，3變為－3等的時候，則沒有定時誤差時，中間點的平均值應為零。而有定時誤差時，將會產生一個非零的值，它的大小與差錯的大小成正比。另外一些情況，當沒有定時誤差時，中間點的平均值并不是零。例如符號從3變為－1，當沒有定時誤差時，中間點的平均值是1，如圖3所示。

如果直接把Gardner算法運用在16QAM解調系統中，定時誤差檢測的結果有些點上是正確的，有些點上是錯誤的。對于大量數據，這些錯誤的平均值是零，因為沒有定時誤差的情況，中間點可能是0，－1，1，－2，2，其平均值為零。因此這些錯誤會導致定時時鐘的抖動，通過濾波器可以減小這些抖動。

為了消除這些抖動。我們對Gardner算法做了進一步改進，其改進后算法為：

（2-2）

其中

當定時超前，誤差為負，定時滯后，誤差為正。Gardner算法具有兩個特點：一是每個符號只需要兩個采樣點，且以碼元速率輸出誤差信號；二是估計算法是獨立于載波相位的，不受載波相位偏移的影響，即可以在載波相位同步之前，進行定時誤差估計。

1.3 壓控振蕩器（VCO Voltage Controlled Oscillator）

定時恢復環的內插濾波器由VCO控制，它接受定時誤差信號，給內插濾波器提供內插運算所需的參數 和 ，壓控振蕩器的時鐘頻率為1/ 。

VCO的輸出頻率f（m）：

，

為VCO預設基本頻率， 為VCO控制信號，由定時誤差信號經環路濾波器濾波后提供，VCO的輸出頻率隨著 的變化而變化，當 穩定時，輸出頻率也就保持穩定。S為VCO對誤差信號的敏感度。VCO輸出每出現一次過零點，則產生一個定時調整抽樣脈沖 ，從而可以決定 ，也就是決定哪些采樣信號值參加內插運算。

1.4 環路濾波器

采用二階數字濾波器對定時誤差信號進行濾波如圖4，以減小定時誤差信號的抖動。環路濾波器系數和定時誤差S曲線系數以及數控振蕩器控制靈敏度共同決定環路相對等效噪聲帶寬 。

圖4 二階數字濾波

選定環路相對等效噪聲帶寬 和阻尼系數，就可以求出二階數字濾波的參數 ， 。

2 ADS中的仿真結果分析

ADS，即HP Advanced Design System的簡稱。它是Agilent Technologies公司新推出的一套電路輔助設計軟件。Agilent Technologies公司把已有產品：HP MDS（Microwave Design System）和HP EEsof IV（Electronic Engineering Software）兩者的精華有機的結合起來，并增加了許多新的功能，構成了功能強大的ADS軟件。ADS可應用于整個現代通信系統及其子系統，能對通訊系統能進行快速、便捷、有效的設計和仿真。

ADS軟件分為Digital Signal Processing Network和Analog/RF Network兩個仿真設計模塊。接收機的仿真是在Digital Signal Processing Network中完成，里面加載了很多常用的通信器件，可供調用。

在ADS中，建立仿真模型，本文仿真基于16QAM調制、1.8GHHz中頻、720Mbps碼速率中頻采樣的全數字解調系統（如圖5），研究了高速全數字解調中碼元同步的關鍵技術。

圖5 通信系統誤碼率仿真工程

仿真設計：1、系統中，碼元的長度為5.6nsec。在發送端的低通成型濾波器（LPT_RaiseCosineTimed）中加入2nsc的延時來仿真碼元抖動。

2、改變VCO的預設基本頻率 來仿真接受端時鐘偏差，VCO的敏感度S為1MHz/V。

仿真結果：

圖6 時鐘恢復環中誤差信號、環路濾波后的信號

圖6為從碼元同步模塊中測量出來的誤差信號、環路濾波后的信號。從圖中可得出，VCO根據反饋回來經過濾波后的誤差信號（如圖6下）來實時調整采樣的頻率，直到VCO輸出時鐘頻率 等于2倍碼元速率為止，就達到了平衡狀態，此時定時誤差為零（如圖6上）。

圖7 不同碼元速率的鎖定過程

圖7所示分別為1.8GHz采樣率，碼元速率720Mbps，初始偏差1MHz，信噪比20dB時碼元同步的鎖定情況；和0.9GHz采樣率，碼速率360MHz，初始偏差1MHz ，信噪比20dB時碼元同步的鎖定情況。仿真證明這種碼元同步方法能夠正確生成碼元時鐘滿足高碼速要求，并且適應不同碼速率。能正確生成碼元時鐘滿足高碼速要求，并且適應不同碼速率。

測試環境

測試項目無碼元同步模塊時誤碼率（BER）有碼元同步模塊時誤碼率（BER）

理想系統4.554E-64.554E-6

抖動8.730E-59.039E-6

接收時鐘偏差Bias=0.5MHz0.0174.554E-6

Bias=1MHz0.0364.554E-6

Bias=1.5MHz0.0414.554E-6

Bias=2MHz0.0540.065

抖動和偏差0.0481.937E-5

表1 仿真系統中的碼元抖動、時鐘偏差時的誤碼率

通過上表說明，如圖5所示的系統中，碼元同步模塊對于的信號的抖動和接收端時鐘的頻率偏差有較強的糾正能力。抖動為半個碼元長度時，模塊將誤碼率從1.730E-5降到了9.039E-6。對于時鐘的頻率偏差糾正能力尤為突出，達到3MHz的范圍（748.5MHz~~751.5MHz）內都可以鎖定。當同時加入碼元抖動和時鐘偏差時，系統也表現出了較強的糾錯能力。

3 結束語

本文簡要介紹了在ADS仿真器中，設計一個16QAM接收機的碼元同步模塊，以消除恢復時鐘偏差和I、Q兩路信號的不同步引起的碼元抖動的問題。并針對16QAM這種調制方式，提出了改進的誤差提取算法。仿真顯示可以滿足不同速率下的接收機要求。