波導耦合器由于低插損，高功率，高定向性微波通信，測試測量等場合有大量的使用。同時波導耦合器由于是三維結構，耦合方式多種多樣（寬邊/窄邊/多路/平行/交叉耦合），其中應用非常廣泛的一種結構是貝茲孔耦合器（也稱小孔耦合器），貝茲多孔耦合器遵循分支線電橋原理。這里介紹一個Vband（65G～75G）的多孔耦合器設計思路。

1、分支線電橋的原理分析

分支線電橋理論講解比較好的書個人推薦《現代微波濾波器結構與設計》下冊第15章的內容，分支線電橋作為對稱的四端口網絡同樣適用于奇偶模分析，原理圖見1所示。（詳細內容參考該書15.8節）

圖1、分支線電橋原理分析

對于偶模激勵，分支線電橋的對稱面可以看作是一磁壁如圖1（b）所示，取其一半分析（另一半一模一樣），電路可以看成是支線為1/8波長的開路短截線，且各短截線間隔1/4波長。電壓經過這樣一個電路會移相θ。

同理對于奇模饋電，電路可以看成電路可以看成是支線為1/8波長的短路短截線，且各短截線間隔1/4波長。電壓經過此電路會移相-θ。

第一個重要結論為：經過奇偶模疊加后的功率：

· 1口為1

· 2口為0（隔離）

· 3口為sin（θ）^2

· 4口為cos（θ）^2

· 4口和3口的輸出在中心頻率上相位相差90°，為90°定向耦合器。

（假如θ=45°，則電橋是一個3分貝電橋，如果θ=30°，則電橋是一個6分貝電橋，因此耦合度可以用一個角度進行表示，這里也可以融會貫通一下移相器知識）

2、分支線電橋的疊加原理

若把幾個匹配的定向耦合器級聯起來，則他們級聯后的作用就如同一個定向耦合器一樣，級聯后的響應符合角度疊加原理（耦合線型耦合器也符合此原理）。例如，一個3分貝電橋是45°，我們可以用兩個22.5度的電橋級聯起來，一個22.5°的電橋耦合度=20*log（sin22.5）=-8.343dB.這也是8343耦合器流行的原因。

圖2、電橋或耦合器疊加原理圖

3、分支線電橋ADS原理仿真

小孔耦合器服從分支線電橋原理，我們在ADS中建立分支線電橋模型，獲取每一級小孔的耦合度，原理圖見圖3，經過簡單優化可以得到理想的各枝節阻抗。由于分支線電橋符合疊加原理，我們可以計算出每一節分支線提供的耦合度，那么多孔耦合器設計就變成了單孔耦合器設計。

圖3、ADS中分支線電橋建模

圖4、單枝節耦合度確定方法

通過圖4的操作，順序使能各分枝節，可以確定每個枝節對耦合度的貢獻值，這樣我們就把多孔問題變成了單孔耦合問題。例如圖4中第四個枝節提供了-17dB的耦合度，我們只要在三維仿真中找出一個-17dB的耦合孔即可。

4、耦合器的三維仿真

通過ADS中的原理仿真我們可以確定每一節耦合度，這樣我們把多孔問題轉換成了單孔問題。耦合器的三維仿真就變成了單孔耦合數據獲取和多孔級聯聯防兩個步驟。

· 單孔耦合度確定

兩個平行波導只要有一個小孔就會產生耦合，耦合孔的形式結構多種多樣，這里用一個雙孔耦合作為實例，其他耦合形式可按照本文步驟自行感受。

在HFSS中建立圖5所示的模型，兩個波導間的壁厚根據機械加工的限制盡可能的薄，這里取0.4mm，通過掃描耦合孔的尺寸來獲取相應耦合度。Vband的波導尺寸為：a =3.1mm，b=1.55mm，兩孔間壁厚至少0.4mm，則耦合孔半徑最大取0.65mm，最小取0.25mm（鉆頭限制）。

通過小孔直徑掃描可以看到兩個小孔最大可以提供-29.5dB的耦合度，遠低于ADS仿真中需要的最大耦合度。（一般情況下要先評估每節耦合可以提供的最大和最小耦合量，然后在ADS中建模）通過這個步驟確定了小孔能實現耦合量的上下限，這里可以返回到ADS中重新建模仿真。（注意耦合路和直通路的相位差也要保證為90°）

圖5、HFSS中的雙孔單節耦合

· 多孔耦合器三維仿真

由于小孔能提供的最大耦合量-29.5dB，耦合量非常小，這里就不返回ADS中仿真了，直接用-29.5dB的單節耦合器進行多節級聯實現3dB耦合。

通過計算，-29.5°的角度是1.92°，要實現45°，可以通過45/1.92=23節去實現。在HFSS中建立23節的耦合器，每節耦合器耦合度-29.5dB，耦合孔間距1/4波長（1/4波長自行計算）。通過一次計算結果見圖6所示，可以看到我們粗略估計出來的結果也是非常不錯的。

圖6、Vband多孔耦合器仿真結果

在實際的產品中由于存在損耗，耦合度不一定剛好-3dB合適，需要實際調試修正。

分支線電橋中各分支的耦合度越小，電橋可以做的越寬，但在ADS原理圖中可以看到-20dB左右的耦合量時，分支線阻抗已經達到了200歐，這樣的阻抗在微帶中是非常難實現的，這也是為什么寬帶的微帶電橋不能使用分支線方式，同時寬帶的移相器也非常難實現的原因。