邊沿D觸發(fā)器

觸發(fā)器是一種時鐘控制的記憶元件，觸發(fā)器具有一個控制輸入訊號（CLOCK），CLOCK訊號是觸發(fā)器只在特定時刻才按輸入訊號改變輸出狀態(tài)。若觸發(fā)器只在時鐘由L到H（H到L）的轉(zhuǎn)換時刻接受輸入，則稱這種觸發(fā)器是上升沿（下降沿）觸發(fā)的。?

邊沿D觸發(fā)器也稱為維持-阻塞邊沿D觸發(fā)器。負跳沿觸發(fā)的主從觸發(fā)器工作時，必須在正跳沿前加入輸入信號。如果在CP?高電平期間輸入端出現(xiàn)干擾信號，那么就有可能使觸發(fā)器的狀態(tài)出錯。而邊沿觸發(fā)器允許在CP觸發(fā)沿來到前一瞬間加入輸入信號。這樣，輸入端受干擾的時間大大縮短，受干擾的可能性就降低了。

①為阻塞復位線，②為維持復位線，③為維持置位線，④為阻塞置位線。觸發(fā)器輸出為1時，利用維持置位線和阻塞復位線，保持輸出不變。觸發(fā)器輸出為0時，利用維持置位線和阻塞復位線，保持輸出為復位狀態(tài)。

邊沿觸發(fā)器的類型很多，有利用CMOS傳輸門的邊沿觸發(fā)器、維持阻塞型觸發(fā)器，有利用門電路傳輸延遲時間的邊沿觸發(fā)器等。不管哪種類型的邊沿型觸發(fā)器，都能實現(xiàn)觸發(fā)器的次態(tài)僅僅取決于CP時鐘脈沖的下降沿（或上升沿）到達時刻輸入信號的狀態(tài)，而與其他時刻觸發(fā)器輸入信號的狀態(tài)無關。因此，邊沿型觸發(fā)器大大提高了工作的可靠性，增強了抗干擾能力。下面利用門電路傳輸延遲時間的邊沿觸發(fā)器為例，介紹邊沿觸發(fā)器的工作原理。

工作原理?

1）CP=0時，與非門G3和G4封鎖，其輸出Q3=Q4=1，觸發(fā)器的狀態(tài)不變。同時，由于Q3至Q5和Q4至Q6的反饋信號將這兩個門打開，因此可接收輸入信號D，Q5=D，Q6=Q5=D。?2）當CP由0變1時觸發(fā)器翻轉(zhuǎn)。這時G3和G4打開，它們的輸入Q3和Q4的狀態(tài)由G5和G6的輸出狀態(tài)決定。Q3=Q5=D，Q4=Q6=D。由基本RS觸發(fā)器的邏輯功能可知，Q=D。?3）觸發(fā)器翻轉(zhuǎn)后，在CP=1時輸入信號被封鎖。這是因為G3和G4打開后，它們的輸出Q3和Q4的狀態(tài)是互補的，即必定有一個是0，若Q3為0，則經(jīng)G3輸出至G5輸入的反饋線將G5封鎖，即封鎖了D通往基本RS?觸發(fā)器的路徑；該反饋線起到了使觸發(fā)器維持在0狀態(tài)和阻止觸發(fā)器變?yōu)?狀態(tài)的作用，故該反饋線稱為置0維持線，置1阻塞線。Q4為0時，將G3和G6封鎖，D端通往基本RS觸發(fā)器的路徑也被封鎖。Q4輸出端至G6反饋線起到使觸發(fā)器維持在1狀態(tài)的作用，稱作置1維持線；Q4輸出至G3輸入的反饋線起到阻止觸發(fā)器置0的作用，稱為置0阻塞線。因此，該觸發(fā)器常稱為維持-阻塞觸發(fā)器。總之，該觸發(fā)器是在CP正跳沿前接受輸入信號，正跳沿時觸發(fā)翻轉(zhuǎn)，正跳沿后輸入即被封鎖，三步都是在正跳沿后完成，所以有邊沿觸發(fā)器之稱。與主從觸發(fā)器相比，同工藝的邊沿觸發(fā)器有更強的抗干擾能力和更高的工作速度。

1、電路結構和工作原理

圖1所示為利用門電路傳輸延遲時間的邊沿JK觸發(fā)器。

圖1 邊沿JK觸發(fā)器

由圖1可知，該電路由兩個與或非門G1、 G2和兩個與非門G3、G4組成。其中G1、 G2組成基本RS觸發(fā)器，G3、G4組成輸入控制電路。G3、G4門的傳輸延遲時間大于基本RS觸發(fā)器的翻轉(zhuǎn)時間。

當CP=0時，G3、G4門被鎖定在高電平，輸入信號J、K被封鎖，即R=S=1。同時與門A、C被封鎖，基本RS觸發(fā)器通過與門B、D傳輸。此時由于R=S=1，因此基本RS觸發(fā)器狀態(tài)保持不變。即CP=0時，無論輸入端J、K狀態(tài)如何，觸發(fā)器保持原態(tài)不變。

當CP=1時，G3、G4、A、C門均被打開，此時各門電路的輸出為

（1）

可見，當CP=1時，不論輸入端J、K狀態(tài)如何，觸發(fā)器保持原態(tài)不變。

當CP的上升沿到達時（CP從0跳轉(zhuǎn)為1的瞬間），門A、C首先被打開，由于G3、G4、傳輸延遲的存在，輸入端J、K的變化不影響G3、G4的輸出，S、R仍為1，此時觸發(fā)器狀態(tài)仍然保持原態(tài)。當延遲過后，觸發(fā)器仍然保持原態(tài)不變，分析過程同CP=1時。因此，當CP為上升沿時觸發(fā)器保持原態(tài)不變。

當CP的下降沿到達時（CP從1跳轉(zhuǎn)為0的瞬間），由于CP直接加在G1、G2和門外側(cè)的兩個與門A、C上，門A、C首先被封鎖，其外側(cè)的兩個與門B、D的輸入端S、R則需要經(jīng)過一個傳輸延遲時間才能隨CP=0而變?yōu)?。因此，在S、R沒有變?yōu)椤?”之前，仍然保持CP下降前的值，即

設CP的下降沿到達前，觸發(fā)器的狀態(tài)為Qn=0，=1，輸入端J=1，K=0，此時G3、G4的輸出為S=0，R=1。當CP的下降沿到達的瞬間，G1門的兩個與門A、B各有一個輸入為零，故此時G1門的輸出Qn+1=1。G1門的輸出反饋到G2的兩個輸入上，與門C的兩個輸入均為“1”，使G2門的輸出。G2門的輸出又反饋到G1門的輸入端。由于G3門的傳輸延遲時間足夠長，可以保證在S消失低電平之前，的低電平已經(jīng)反饋到了B門的輸入端，使G1門的輸出仍然保持高電平。當G3、G4門延遲之后，G3、G4被封鎖，輸入端J、K的變化不再影響輸出，其輸出S=R=1，因此基本RS觸發(fā)器保持原態(tài)不變。

當輸入端J、K取其他狀態(tài)的值時，其分析方法相同，請讀者自行分析。

利用上述分析方法，可以得到圖6-2-8 所示邊沿型JK觸發(fā)器的特性表如表1所示。其邏輯圖形符號如圖2所示。

圖2 邊沿JK觸發(fā)器的圖形符號

根據(jù)觸發(fā)時刻的不同，邊沿型觸發(fā)器又分為上升沿和下降沿觸發(fā)器兩種類型。如果觸發(fā)器是在時鐘脈沖CP的下降沿觸發(fā)，即為下降沿邊沿觸發(fā)器，邏輯符號中時鐘脈沖CP靠邊框處的圓圈表示下降沿觸發(fā)，符號“》”表示邊沿觸發(fā)類型。如果觸發(fā)器是在時鐘脈沖CP的上升沿觸發(fā)，即為上升沿邊沿觸發(fā)器，邏輯符號中時鐘脈沖CP靠邊框處沒有圓圈表示上升沿觸發(fā)。

2、動作特點

從上面的分析可知，邊沿觸發(fā)器的次態(tài)僅僅取決于時鐘脈沖CP的下降沿（或上升沿）到達時輸入端的邏輯狀態(tài)，而與其他時刻輸入端的狀態(tài)無關。這就是邊沿觸發(fā)器的動作特點。這一特點大大提高了觸發(fā)器的工作穩(wěn)定性和抗干擾能力，在數(shù)字電路中得到廣泛的應用。

例1 在圖3所示的下降沿邊沿JK觸發(fā)器電路中，已知時鐘脈沖CP的波形和觸發(fā)器輸入端J、K的波形如圖3所示。試畫出觸發(fā)器輸出端Q的波形。設觸發(fā)器的初始狀態(tài)為0。

圖3 例1圖