當設計高速的混合信號系統時，我們最好先審視信號路徑的每一環節，詳細評估各區塊的信號失真程度。本文將集中討論輸入路徑設計的模擬及混合信號部分。我們必須小心挑選信號路徑的各個區塊，才可取得預期的成效。

規范系統性能的技術規格

典型的接收器或儀表測量系統由信號傳感器、模擬信號處理區塊、數據轉換器、接口及數字處理區塊等多個不同環節組成（參看圖 1）。

圖 1：典型的信號路徑

若要系統能充分發揮其性能，系統便必須符合一定的技術規格，例如信號路徑所采用的主要元件必須符合有關要求，以便系統可以在性能、功耗、體積及是否容易使用等方面取得最理想的平衡。下文將會分析典型的雙信號路徑接收器設計的每一個環節（參看圖2）。

接收器的兩條信號路徑都以傳感器為起點，接收器可以接受頻率高達 27 MHz 的直流電信號，并可為單端 200W 負載提供輸出。傳感器信號振幅介于 2mVpp 與 1Vpp 之間，而且兩條通道都無可避免有高頻干擾。按照系統規格的規定，即使最微弱的信號也必須比系統噪音高 6dB 以上，才可進行正常的信號處理，而且即使最強的信號其振幅峰值也不應在信號路徑內被削平。在任何正常的應用情況下，這一電路設計的功耗都應盡量減至最少。

圖 2：高效的測試及儀表測量解決方案示波器簡化電路圖，設有兩條信號路徑的接收器系統

選擇模擬/數字轉換器

系統設計工程師確定了系統的技術規格之后，便可著手挑選輸入信號路徑的核心元件 -- 模擬/數字轉換器。高速模擬/數字轉換器有兩個重要的技術參數：即以位計的分辨度及采樣率。由于信號的振幅介于 2mVpp 與 1Vpp 之間或 54dB，加上即使最微弱的信號也必須比模擬/數字轉換器的噪音高 6dB 以上，因此模擬/數字轉換器的信噪比 （SNR） 必須不可低于 60dB （54dB + 6dB）。理論上，10 位模擬/數字轉換器的信噪比可以高達 62dB，應該符合規定要求。但實際上，10 位模擬/數字轉換器的信噪比根本無法達到這個理論上的最高水平。此外，信號路徑上的其他元件也會為系統添加噪音。系統設計工程師也希望能夠將模擬/數字轉換器的輸入信號加以抑制，確保振幅無法達到其峰峰值的范圍，因為這樣可以避免出現過驅動的現象。按照以上的分析，信噪比高達 68-70dB 的12 位轉換器應該是明智的選擇。

模擬/數字轉換器的分辨度確定為 12 位之后，跟著便要確定取樣率。以頻率高達 27 MHz 的直流電輸入信號為例來說，取樣率必須不可低于 54 MSPS，因為只有這樣，模擬/數字轉換器才可將整個頻率范圍內的信號轉為數字信號，確保有關信號不會與其他頻率混淆或重疊，以致出現錯誤解譯。許多有關模擬/數字轉換器及取樣率的課本及應用技術資料匯編都有討論頻率重疊或混淆的問題。

此外，模擬/數字轉換器還要符合另外兩個系統規定。由于這里討論的是雙通道的接收器系統，因此選用雙路模擬/數字轉換器較為理想，而且功耗最好能夠減至最少。以下是最適用的模擬/數字轉換器的技術規格：12 位的分辨度、54 MSPS 以上的取樣率、極低的功耗以及雙通道的格式。ADC12DL065 是其中一款符合這些標準的模擬/數字轉換器芯片。這款 12 位的雙路模擬/數字轉換器可以支持高達 65 MSPS 的取樣率，信噪比高達 69dB，而且功耗低至只有 360mW。

ADC12DL065 模擬/數字轉換器還有其他的優點，工程師設計信號路徑的其他環節時，應該詳細考慮這些重要的技術參數。這里首先要介紹的是這款模擬/數字轉換器的輸入信號的特性。這款芯片的整個差分信號輸入范圍是 2 Vpp，共模輸入電壓是 1.5 伏 （V），而輸入電容是 8pF （參看圖 3）。此外，ADC12DL065 模擬/數字轉換器的交流電特性也絕不遜色，不但信噪比極高，而且以 30MHz 的輸入信號來說，無雜散信號動態范圍 （SFDR） 可達 85dB，確保模擬/數字轉換器所產生的假信號遠比要接收的信號小。雙路模擬/數字轉換器的另一優點是芯片內的兩條通道可以產生互動作用。換言之，ADC12DL065 模擬/數字轉換器的兩條輸入通道可以互相抑制來自對方的信號干擾，而且兩者之間的信號抑制率高達 90dB，因此兩條通道的信號不會互相干擾。

圖 3：輸入“A”信號路徑接收器系統

模擬信號調節區塊

接下來，我們便要為接收器系統設計模擬信號調節區塊，以便為模擬/數字轉換器提供支持，確保轉換器可以充分發揮其性能。這是重要的區塊，負責執行多個不同的功能，其中包括濾波功能 （消除不受歡迎的高頻信號）、傳感器輸出的阻抗匹配功能、信號轉換功能 （將傳感器的單端信號轉為模擬/數字轉換器的差分信號）、信號放大功能 （將信號電平提高至達到模擬/數字轉換器的輸入電壓范圍） 以及電平轉移功能 （確保模擬/數字轉換器的共模輸入電平能夠相匹配）。系統設計工程師應小心挑選這一區塊的元件，以便盡量將元件數目減至最少。

圖4：通信系統信號路徑無線基站發送器

由于系統內有部分高頻信號會對系統造成干擾而必須加以消除，而且進入模擬/數字轉換器的噪音也必須在帶寬上加以限制，因此這個電路設計必須采用設計簡單的無源、單極性、低通濾波器，并將之置于放大器與模擬/數字轉換器之間。基于以下兩個理由，我們為 32 MHz 的信號選用 3dB 的帶寬：

盡量確保頻率較高的輸入信號不會出現衰減

盡量確保頻率超出取樣率一半的噪音及不受歡迎信號不會與接收的頻率混淆或重疊一起

圖 5 所示的濾波器可以消除或減少信號混淆，因此一般都稱之為抑制混淆信號濾波器 （參看圖 5）。若有需要，例如不受歡迎交流電信號的振幅較大而頻率較高，我們可能需要采用斜度較高的多極性濾波器，但以這個接收器系統來說，單極性的濾波器已十分足夠。這是一款設計簡單的阻容 （R-C） 濾波器，在電路圖中置于放大器之后，而阻容濾波器的參數可以留待放大器區塊的設計完成之后再加以確定。

圖 5：抑制混淆信號濾波器

如何選擇合適的放大器

系統設計工程師跟著便要仔細研究模擬信號處理區塊的其中一個更為嚴格的技術要求 -- 即單端/差分信號轉換的功能 （參看圖 6）。這個功能通常由變壓器負責執行，但由于信號頻率范圍已將直流電的信號頻率包括在內，因此變壓器無法支持這個功能，以致必須另外加設單端/差分信號放大器。這個放大器也可提供信號放大、電平轉移以及阻抗匹配等功能。

系統技術參數轉為放大器技術參數的整個過程大致上與模擬/數字轉換器的挑選過程無異。高速放大器有多個主要的技術參數，其中包括帶寬、增益、噪音及失真。為免信號在傳送到模擬/數字轉換器之前已出現衰減，放大器的帶寬最好比 27 MHz 信號帶寬大幾倍。由于模擬/數字轉換器的全標度輸入是 2 Vpp，而最強的信號只有 1 Vpp，因此放大器只要有兩倍的增益，便可將 1 Vpp 的最強信號放大，達到與模擬/數字轉換器的全標度輸入信號大致相同的水平。為免已放大的信號過驅動模擬/數字轉換器輸入端的信號及將其振幅削平，增益應設定為稍低的 1.8 倍。ADC12DL065 芯片的信噪比是 69 dB。換言之，模擬/數字轉換器的全部噪音只有 69 dB，低于 2 Vpp 的全標度輸入電平，亦即約 250 mVrms。

放大器的輸出噪音最低限度應該比這個數值小兩倍或低于 125 mVrms。若果為了抑制這些噪音而特別為放大器制定有關噪音電壓及電流方面的技術參數，我們便要將放大器輸出信號的帶寬及放大器的增益所產生的影響一一計算在內。抑制混淆信號濾波器的帶寬先前已確定為 32 MHz，輸入模擬/數字轉換器的放大器噪音帶寬也同樣設定為 32 MHz，而放大器的增益則設定為 1.8 倍。放大器本身的輸入電壓噪音進入模擬/數字轉換器之后也成為輸入噪音，這方面的噪音可以根據以下公式計算出來：

因此放大器的輸入噪音 （Vnamp） 必須小于8 nV/?Hz 。差分信號放大器的輸入電流也有可能產生噪音，若放大器四周的電阻值一經設定之后，來自差分信號放大器的噪音最后便會受到控制。失真并不是這個系統的一個重要技術參數，但放大器的失真程度應該與模擬/數字轉換器的失真程度在同一范圍。每一通道應該各有一個放大器，以便簡化個人電腦電路板的布局設計，以及更有效抑制兩個放大器之間的輸入信號的高頻干擾。

以下是單端/差分信號放大器的技術規格：若增益為 1.8 倍，帶寬便要高達 80MHz 以上；輸入噪音不可超過8 nV/?Hz ；以及失真必須受到 70dB 以上的抑制。美國國家半導體的全新 LMH6550 差分高速運算放大器完全符合以上的規定。這款放大器的增益帶寬積達 400MHz，因此若增益為 1.8 倍，放大器的帶寬可達 140MHz （400 MHz / （1 + 1.8））。LMH6550 芯片的輸入電壓噪音是6 nV/?Hz ，比規定的8 nV/?Hz 更優勝，若以 20MHz 2 Vpp 的信號為例來說，這款放大器只有 70dB 的失真 （典型值），失真程度與模擬/數字轉換器大致相同。

圖 6：單端/差分信號放大器的配置

我們只要挑選幾個合適的外接增益及反饋電阻，便可按照幾條簡單的公式，將 LMH6550 這一類差分信號運算放大器的一系列增益及輸入阻抗分別加以設定。放大器的理想增益是 1.8 倍，而理想的輸入電阻是 200W。 有關的電阻值可按照以下的公式選定：

我們可以根據上述電阻值計算出放大器輸入噪音電流所產生的噪音，結果顯示放大器噪音主要來自先前已計算出來的電壓噪音，因此輸入噪音電流所產生的噪音只有微不足道的影響。 由于放大器的有關參數及特性已全部確定，因此我們可以為抑制混淆信號濾波器之內的電阻及電容分別選定其數值，濾波器的理想截止頻率是 32MHz。以下是計算截止頻率的公式：

Fc = 1 / （2p*Ro*（Co + Cadc*2））

LMH6550 的數據表載列一款抑制混淆信號濾波器，其中所列的截止頻率為 50MHz，而建議采用的 Ro 電阻為 56W。這里介紹的這款電路設計便采用這個 Ro 電阻值，而 Co 電容值也會根據 32MHz 的截止頻率作出調整。

Co = 1 / （2p*Ro*Fc） - Cadc*2） = 1 / （2p*56W*32MHz） – 8pF*2 = 72.8pF

上述電阻值及電容值全部都可略加調整，以便可以采用更常用的數值。

最后，放大器還需提供信號電平轉移這個重要的功能，以便將信號電平調節至與模擬/數字轉換器共模輸入電壓相若的水平。此外，共模電壓的調節也很容易，我們只要利用 LMH6550 芯片，并將要求的共模電壓 （亦即 ADC12DL065 的參考輸出管腳的 1.5 伏電壓） 輸入放大器的 Vcm 輸入端，便可調節共模電壓。放大器輸出共模電壓最后會調節至 1.5 伏，與模擬/數字轉換器的輸入共模電壓相若。

圖 7：輸入“A”接收器系統的最后配置

結語

系統設計工程師只要小心檢視信號路徑設計的每一個環節，便可為每一環節挑選適合的元件，確保系統設計具有高性能、低功率及體積小巧的優點，能夠符合原本設計的所有要求 （參看圖 7）。 LMH6550 放大器及 ADC12DL065 模擬/數字轉換器都適用于以上介紹的一類信號路徑，而且兩者在操作時可以發揮相輔相成的作用，令這類信號路徑設計既簡單又容易實行。事實上，只有采用過這款電路設計進行測試的工程師才會真正了解其中的優點。多個實際的測試都證明這款電路能夠在任何操作情況下發揮預期或比預期更好的性能。

責任編輯：gt