Analog Devices AD5422 16 bit串行輸入DAC可以設(shè)定為電壓輸出或電流輸出。為了與DAC通信并產(chǎn)生一個(gè)可變輸出，就需要一個(gè)數(shù)據(jù)SERDES（串行器/解串器）。不過(guò)，如果你的設(shè)計(jì)需要一個(gè)恒定的4mA輸出，可以用兩只觸發(fā)器對(duì)該器件作設(shè)定，并用一個(gè)機(jī)械式按鍵開(kāi)關(guān)S1作測(cè)試（圖1）。

圖1按下并釋放S123次以后DAC產(chǎn)生一個(gè)4mA的連續(xù)電流輸出

AD5422的編程設(shè)定使用24 bit長(zhǎng)的字，其高8位構(gòu)成控制寄存器的地址，低16位設(shè)定DAC的輸出范圍、壓擺率步長(zhǎng)和壓擺率時(shí)鐘（表1）。向AD5422中寫(xiě)入一個(gè)24bit的 0101 。.. 01形式，將其設(shè)定在同時(shí)選擇的電流區(qū)間的底部，即輸出電流腳（Pin 19）上4 mA~20 mA。AD5422內(nèi)部移位寄存器的數(shù)據(jù)在每次鎖存信號(hào)（Pin 7）的低-高躍變時(shí)移入數(shù)據(jù)寄存器。在IC1上電后第23次按下并松開(kāi)開(kāi)關(guān)時(shí)，器件將這個(gè)不斷交替的碼序列解析為一個(gè)控制指令。該序列以后，SCLK信號(hào)可以保持為空閑（圖2）。

圖2雖然控制指令序列至少有23個(gè)時(shí)鐘的寬度但可以很容易生成交替的位格式

觸發(fā)器FF1配置為一個(gè)熟知的除2計(jì)數(shù)器，產(chǎn)生所需要的交替序列。手動(dòng)按下并釋放按鍵開(kāi)關(guān)時(shí)，就可以生成一個(gè)SCLK信號(hào)。這里必須使用一個(gè)除顫器，因?yàn)殡娐沸枰粋€(gè)干凈的SCLK邏輯信號(hào)，它的電平轉(zhuǎn)換不超過(guò)數(shù)十納秒。FF2用作一個(gè)異步置位/復(fù)位觸發(fā)器，消除按鍵產(chǎn)生的信號(hào)顫動(dòng)。

為使電路正常工作，在SCLK低-高躍變后，鎖存信號(hào)的有效低-高躍變必須出現(xiàn)至少13 ns。采用SN74HC74級(jí)觸發(fā)器可以滿足這個(gè)要求。IC2中FF1的Q輸出連接到IC1的SDIN輸入。SDIN輸入端的電平躍變必須預(yù)置，并在 SCLK信號(hào)的低-高躍變時(shí)保持至少5 ns時(shí)間。從AD5422的精密5V基準(zhǔn)可以獲得IC1輸出端FAULT（Pin 3）的上拉電阻和IC2的5V電源電壓。當(dāng)IC1的漏極開(kāi)路FAULT輸出有效時(shí)，在初始狀態(tài)、給IC1控制字時(shí)鐘或故障狀態(tài)時(shí)會(huì)由于負(fù)載而出現(xiàn)微小的電流浪涌。所幸，輸出電流（Pin 19）尚未流動(dòng)，否則過(guò)熱條件或過(guò)大負(fù)載電阻會(huì)從外部破壞這一電流的精度。無(wú)論哪種情況，內(nèi)部基準(zhǔn)源的外部加載（不超過(guò)數(shù)十秒時(shí)間的微安級(jí)）都不會(huì)損及基準(zhǔn)源的精度。

表1控制指令各位的作用

通過(guò)在IOUT腳與地之間連接一只100Ω高精度電阻，并產(chǎn)生23個(gè)時(shí)鐘脈沖，可以測(cè)出這只電阻上的一個(gè)0.400xV電壓，其中x≤4，確認(rèn)這是4 mA的高精度恒定電流。IC1的實(shí)際全量程誤差遠(yuǎn)小于其保證的±0.3%滿量程誤差最差值（參考文獻(xiàn)1）。

因此，必須將獲得的4 mA電流相對(duì)誤差（該值不大于0.1%）除以4，因?yàn)殡娏鞯臉?biāo)尺是20 mA–4 mA=“16” mA。于是，這種情況下DAC的全量程總誤差就小于0.1%/4，即0.025%。采用單片DAC構(gòu)建的恒流源，可以得到高的分辨率和可忽略不計(jì)的溫度敏感度，能抵抗電源電壓波動(dòng)，并且有高的初始精度。電流輸出DAC亦有數(shù)十兆歐的輸出電阻。

電路使用S1產(chǎn)生只用于測(cè)試目的的SCLK信號(hào)。對(duì)于移動(dòng)電源應(yīng)用，可以采用一個(gè)頻率高達(dá)200 kHz的自由時(shí)鐘。可以從AD5422的DVCC腳為FAULT輸出的上拉電阻和IC2供電。

責(zé)任編輯：gt