作者：A.Glascott-Jones， M. Wingender， N. Chantier， G. Thepaut， J.P Amblard， E. Marcelot， e2V公司

模數轉換器（ADC）的使用在雷達和直接下變頻接收機等頻域應用中正變得越來越普及。對這些高頻應用來說，動態范圍和本底噪聲特別重要，這也為12位ADC的推廣提供了推動力。不需要外部下變頻器就能直接產生傳輸信號和直接轉換接收信號的吸引力是很明顯的，因為這種方案具有靈活性和元件數量減少的優勢。對于元件面積和功耗等約束條件非常關鍵的航空和空間應用中這一點尤其重要。

很長時間以來這種沒有混頻器的直接變頻一直是系統架構師夢寐以求的產品，如今隨著半導體技術的發展，我們可以看到有許多商用元件能夠用來在更多的應用中實現這種系統。本文討論了高頻應用要取得最好性能所需的變頻器特性，包括平坦的頻率響應、高輸入帶寬、低輸入滿刻度電壓范圍以及針對多陣列系統調整參數的能力。文章還討論了與選擇高分辨率高速ADC有關的系統設計考慮因素。

直接下變頻架構

直接下變頻接收機在實際通信系統和雷達應用中越來越普及。諸如通信衛星中繼器和合成孔徑雷達地球觀測系統等應用可以從完整的直接變頻收發機的使用中受益匪淺。這種技術允許對整個脈沖式射頻頻譜進行直接數字化，進一步增強在一次快速傅里葉變換（FFT）掃描中可以觀察到的感興趣帶寬，從而給接收機性能帶來更大的靈活性。在這種情況下，一個單路ADC就可以替換多個通道的傳統中頻（IF）下變頻。

應用

L頻段（1GHz到2GHz）有極好的氣象穿透能力，因此它的應用非常多，包括通信衛星中繼器、合成孔徑雷達（SAR）地球觀測系統、軍用空間監視、導彈檢測和引導以及晴空對流層觀測。

遠程檢測合成孔徑雷達是一種非常有趣的應用，它使用天線與其目標區域之間的相對運動來執行地形成像。在這種應用中，高分辨率和高線性度以及精確調整采樣點相位的能力很重要。電子戰爭（EW）系統要求高采樣率、掃描盡可能和帶寬一樣寬的能力和低延時，以便快速捕獲數據。

多陣列波束成形應用允許通過選擇方向來提高特定信號的增益，或者減少阻塞或干擾信號的影響。在這種情況下，相位控制功能非常重要，如圖1所示。

圖1：天線陣列接收機系統。

單內核ADC

對于在L頻段應用中使用的ADC來說，有兩個關鍵指標很重要，即頻譜純度和本底噪聲。

頻譜純度：

真正的單內核架構具有很大的優勢，因為它不需要內部交替就能達到1.5GS/s的更新速率。因此在擴展溫度范圍內工作之前或工作期間都無需校準。（交替型ADC的一個特點是具有顯著的交替脈沖。偏移失配將產生一個固定頻率的脈沖。然而，增益和相位失配將產生取決于輸入信號頻率的雜散頻率。事實上，使用內部交替的ADC經常要求校準來避免由于增益、偏移和采樣孔徑延時的失配而引起的無雜散動態范圍性能劣化。

從圖2所示的頻譜純度圖可以看到單內核的優勢。頻率的選擇要使主信號及其諧波在FFT圖中緊靠在一起。這樣可以使頻譜其它部分自由地顯示與任何其它非信號相關的雜散信號，比如時鐘脈沖。交替式ADC也許能很好地在這個區域顯示脈沖，但我們可以看到，單內核具有無雜散區和90dBc的頻譜純度。

單內核架構在延時方面也有優勢。例如，EV12AS200的延時可以低至3個時鐘周期，這在電子戰爭和跟蹤系統等應用中非常有用。

圖2：EV12AS200的頻譜純度圖。

本底噪聲：

高帶寬ADC的信噪比背后的因子可以由下列公式確定：

其中，nqi是理想量化噪聲q/√12，nqd是與理想（DNL）的偏差。nthermal是熱白噪聲，njitter是總的抖動值，由內部ADC抖動和外部時鐘抖動組成。

如果內部時鐘抖動大約為100fs rms，這意味著外部時鐘的選擇應實現至少具有這個抖動值的系統，理想情況下更小的抖動可以實現最佳的性能。下表給出了根據EV12AS200 ADC指標計算噪聲性能的例子。

表1：典型的本底噪聲計算。

L頻段應用中另外一個重要的考慮因素是，一直到第二奈奎斯特區的末端性能都應保持穩定。這也暗示帶寬應覆蓋這個區域，而且諸如SFDR、三階互調指數和有效位數（ENOB）等性能參數應保持平坦（見圖3）。

圖3：EV12AS200的有效位數值。

ADC功能

鑒于多陣列設計是這種類型ADC的一種重要應用，ADC應該能夠與陣列中的其它ADC匹配。因此增益、偏移和相位應具有調整功能。例如，下面描述的功能是非常理想的：

ADC增益控制：精調（±5%），使用10位DAC（±0.5 LSB）

ADC偏移控制：精調（±5%），使用10位DAC（±0.5 LSB）

ADC采樣延時調整：30ps精調范圍，10位DAC：30fs步距

這些功能還能用來交替多個12位ADC（用于增加實際采樣率）。另外，在初始化過程中對齊多個通道的同步功能也很重要。這個功能還可以與觸發功能共享，允許外部數字輸入與模擬數據實現時間上的同步。

由于輸出數據速率將接近內部FPGA的極限，一個重要功能是要能解復用（DMUX）這個數據，以引入更多輸出端口的代價來降低數據速度。（EV12AS200提供1:2 DMUX解決方案）

另外一個重要功能是輸入電壓滿刻度范圍。ADC的諧波性能非常低，以致于輸入驅動器上不良的雜散電平會嚴重影響系統性能。如果ADC能夠接受低的輸入電壓，那么這個問題就能得以減輕。EV12AS200的輸入電壓范圍是500mVpp。

設計考慮

時鐘源和驅動系統的選擇很重要，因為抖動是計算總噪聲的一個主要因素。要想取得最優性能，100fs左右的抖動是比較理想的。這意味著源相位噪聲為150dBc/Hz或以下，任何時鐘緩沖器的附加抖動要遠小于100fs。

PCB跟蹤也是關鍵點，模擬跟蹤應與源（或負載）匹配，才能取得接近1的VSWR。數字跟蹤應匹配到100Ω阻抗，長度也要匹配到好于±2.5mm，以確保接口FPGA的擺率偏差不會太大。FPGA接口也是系統的一個復雜部分。為了實現高數據速率，可能需要擴展應用內部的串行/解串（SERDES）單元。

系統性能

系統性能可以通過后處理和實時技術進一步增強，比如積分非線性（INL）校正和使用高頻振動（Dither）改善SFDR。

INL曲線形狀對ADC的諧波性能有很大的影響。通過表征這個INL并使用接口FPGA中的查找表（LUT）可以最大限度地減小INL，從而提升SFDR性能。查找表校正是一種簡單的減去或增加測量編碼得到的INL值。使用這種技術對FPGA的規模影響很小，對吞吐量沒有影響。在許多情況下，增加用于INL校正的查找表可以提高SFDR性能10dB。

向輸入數據中增加帶外噪聲源也能改善SFDR性能。這可以是簡單的一個經過低通濾波后的噪聲發生器，通過使用多端口變壓器將它增加到輸入信號中。效果是在ADC輸入范圍內移動輸入信號，有利于減少INL效應，并提高SFDR（見圖4）。

圖4：使用高頻振動改善SFDR。

圖4上半部分的頻譜顯示了沒有附加抖動的諧波，下半部分圖顯示了帶高頻振動的諧波，可以看出雜散諧波有明顯減小。

關于作者

Andrew Glascott-Jones是位于法國格勒諾布爾的e2v公司混合信號ASIC業務部應用工程師。Andrew在電子測量系統設計領域有近25年的豐富經驗，包括：精密測量，粒子尺寸調整，X射線成像和激光光譜學。e2v公司的混合信號ASIC業務部門主要為汽車、工業和醫療市場中的傳感器接口應用設計和提供定制IC。Andrew負責e2v公司提供的開發套件，并在ASIC開發階段向客戶提供幫助。這些套件提供了I.P.模塊例子，有助于客戶在設計周期早期展示概念驗證，并高效的預先開發完整的ASIC。

責任編輯：gt