極低值電阻器（即，毫歐 (mΩ) 及以下）的最常見應用可能是電流控制電路，它們的低值可降低功率損耗。對于這些應用，大約 10%-20% 的容差就足夠了。但即使在這些容差下，精確測量非常低的電阻值也相當困難，尤其是在涉及大電流時。

圖 1中所示的電路通過向未知電阻器和已知值的參考電阻器施加低占空比脈沖，為該問題提供了解決方案。比率技術用于比較兩個組件的響應并確定被測電阻的值。

圖 1所示電路通過向未知電阻器和已知值的參考電阻器施加低占空比脈沖，可以精確測量極低的電阻值。

計算精確電阻值所需的測量值可以使用普通示波器或脈沖峰值電壓表從輸出 V1 和 V2 獲得，它可以提供更高的精度。?

用您獨特的設計讓工程界驚嘆： 設計理念提交指南

該電路使用古老的 555 定時器，在非穩(wěn)態(tài)模式下運行以產(chǎn)生用于對低電感電容器 C2 充電和放電的脈沖。在放電周期中，電流通過精密標準電阻 (R6) 和被測電阻 (Rx)。電阻值可由相應電壓的比值計算得出：

V1 / V2 = (Rx + R6) / R6 = Rx / R6 + 1， ?

其中 V1 和 V2 是峰值。? ??

因此，未知值： ? ?

Rx = (V1 / V2 – 1) * R6 ?

示波器/電壓表的帶寬應該足夠大，以捕捉電路產(chǎn)生的短脈沖。由于 555 振蕩器的半周期與脈沖持續(xù)時間的比率非常大，一些示波器無法確保足夠的亮度。?

該電路還可用于驅動其他需要大振幅、低持續(xù)時間電流脈沖的低電阻負載，例如半導體激光器。 ?

測試電路細節(jié)

脈沖同步（U1，引腳 3）有利于示波器的早期同步；同步和輸出脈沖之間的延遲可能會使示波器捕捉到脈沖的前沿，因為某些示波器的 Y 通道中可能沒有延遲線，從而無法顯示非常陡峭的前沿。該延遲由時間常數(shù) R3 * C3 決定。C3 的值可能在 20 – 500pF（甚至更多）的范圍內，具體取決于所使用的時基和示波器本身。

MOSFET 驅動器 U2 (TC4422A) 用于確保 Q1 的高柵極充電電流和快速導通時間，這對于精確測量至關重要。 ?

MOSFET (Q1) 具有非常低的 R DSOn (低于 3Ω)，以確保干凈的高振幅脈沖。快速二極管 D2 限制 Q1 的過壓。注意：這部分電路中出現(xiàn)的高電流需要特別注意元件選擇和 PCB 布局。有關詳細信息，請參閱下面的組件選擇說明和設計說明部分。

該電路的短而強大的電流脈沖還在頻域中產(chǎn)生了廣譜響應。因此，必須特別注意盡量減少寄生電感和電容負載，否則電路將顯示高水平的電抗，并在布局的各個部分產(chǎn)生振蕩。您需要了解的有關如何將這些不需要的寄生效應降至最低的實用細節(jié)記錄在本文的設計說明部分。

元器件選擇注意事項

強烈推薦用于電路的 SMD 元件。一些電容器，即使是基于薄膜的結構，當受到尖銳的高電流脈沖時，它們的介電層也會經(jīng)歷壓電運動，類似于暴露于 C2 的那些。有時您甚至可以從此類電容器中聽到相當可聽的“滴答聲”，這意味著由于壓電效應而造成的高水平損耗。在這種情況下，“滴答”級別較低的組件可以被視為更好的組件。 ??

來自 TT Electronics 的 0.005 Ω (5 mΩ)、1% 容差 LOB-3 精密電阻用作標準電阻 (R6)。?

由于電路采用比例測量技術，大多數(shù)元件的容差不是很關鍵，但應特別注意它們的穩(wěn)定性和結構風格。例如，電容器 C2 的值并不重要，但它應該足夠大以提供足夠長的電流脈沖，您的示波器或電壓表很容易注意到。

該電容器應使用具有低內阻/電感的構造技術，例如疊層箔膜或陶瓷。您應該避免使用多種類型的電容器，尤其是陶瓷電容器，如果它們的電容取決于施加的電壓。如有必要，可以并聯(lián)多個電容器以產(chǎn)生所需的值。?

對于 MOSFET，具有極低 R DSon 的良好示例是來自 TI 的 CSD16321Q5 或來自 IR 的 IRLx8743。但是，此類器件通常具有相對較低的漏源和柵源擊穿電壓（CSD16321Q5 僅為 8 V）——這是您進行任何修改時都應考慮的潛在弱點。

另一個潛在限制是 MOSFET 的最大漏極電流。這兩個參數(shù)都會影響測試電路的測量下限。

為了降低寄生振蕩的水平，電阻器 R6 和電容器 C4 應該具有非常低的電感——組件本身以及它們所連接的 PCB 走線。

設計筆記

R6 和 C4 周圍的 PCB 走線必須保持較短和布局，以最大限度地減少寄生電抗，寄生電抗會導致電流脈沖激發(fā)的局部諧振。如果電路布局不符合此要求，則很容易超過 MOSFET Q1 的絕對最大額定電壓。例如，對于 6nF（柵極電容）的容性負載，驅動器 TC4422A 的輸出上升/下降時間可以小于 25 ns；這一事實加上通過電感的大電流 (~100 A) 會產(chǎn)生幾乎會損壞任何 MOSFET 的電壓。 ?

請參閱原理圖以查看以粗體突出顯示的走線——這些走線必須足夠寬以承載高電流并盡可能短以最小化寄生電感。這對于將柵極連接到驅動器（U2，引腳 6 到 Q1 的基極）的走線尤其重要，該走線應保持在小于 1 英寸。此跡線 (B) 上的鐵氧體磁珠有助于抑制不需要的振蕩。 ?

出于同樣的原因，電阻 Rx 和 R6 的連接應盡可能接近相同的長度。它們還應盡可能短，以最大限度地減少電感和電壓降。 ? ?

電路的所有外部連接都應使用基本的高頻實踐進行設計。例如，必須使用兩端具有良好阻抗匹配的 50 Ω 同軸電纜。 ? ?