首先我們先了解什么是MOSFET?全稱是金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管(Metal-Oxide-Semiconductor Field Effect Transistor)這是MOSFET的簡(jiǎn)易符號(hào)，表示了三個(gè)端子：柵(G)、源(S)和漏(D)。 因?yàn)檫@種器件是對(duì)稱的，因而可以源漏互換。 大家都知道，在數(shù)字電路中，MOS管作為開(kāi)關(guān)的作用時(shí)，柵極電壓VG是高電平，晶體管把源極和漏極連接在一起; 如果VG是低電平，則源漏斷開(kāi)。

但是，這是數(shù)字電路需要研究的內(nèi)容，在模擬電路中，知道這些還遠(yuǎn)遠(yuǎn)不夠。 我們還是要回答幾個(gè)問(wèn)題：VG取多大的時(shí)候器件導(dǎo)通?

閾值電壓是多少?

當(dāng)器件導(dǎo)通(斷開(kāi))的時(shí)候，源漏之間的電阻值是多大?

這個(gè)電阻和VDS之間的關(guān)系是怎樣的?

哪些因素可以限制器件的速度?

這些問(wèn)題小編會(huì)在以后給大家解答。

MOSFET的結(jié)構(gòu)

圖為NMOS器件的簡(jiǎn)易結(jié)構(gòu)，器件制作在P型襯底上兩個(gè)重?fù)诫s的n區(qū)形成源極和漏極。 重?fù)诫s的多晶硅區(qū)(簡(jiǎn)稱Poly)作為柵極。 一層氧化膜(Oxide)使柵和襯底分離。 Leff稱為有效柵長(zhǎng)，Ldrawn稱為總長(zhǎng)度。 LD是橫向擴(kuò)散長(zhǎng)度。 tox為氧化層的厚度。 Leff(有效柵長(zhǎng))和tox(氧化層厚度)對(duì)MOS電路的性能起著十分重要的作用。

MOS的符號(hào)

NMOS管和PMOS管的電路符號(hào)所示，MOSFET是一個(gè)四端器件，襯底是第四端，用B表示。 由于在大多數(shù)電路中NMOS管和PMOS管的襯底分別接地和VDD。 所以我們?cè)诋?huà)MOS管的符號(hào)時(shí)，經(jīng)常省略這一連接。

閾值電壓

當(dāng)柵極電壓VG從0開(kāi)始上升時(shí)會(huì)發(fā)生什么情況呢?

?

圖(a)所示的是一個(gè)NMOS器件，襯底接地。 當(dāng)VGS等于0時(shí); 兩個(gè)有源區(qū)被襯底分離，所以源漏之間沒(méi)有電流流動(dòng)。 當(dāng)VG逐漸升高時(shí)，在柵極和襯底之間的SiO2 絕緣層中產(chǎn)生了從柵極指向襯底的垂直電場(chǎng)EV。 在該電場(chǎng)作用下，襯底中的電子受到吸引，向襯底表面運(yùn)動(dòng); 而襯底中的空穴受到排斥，向襯底內(nèi)部運(yùn)動(dòng)。 向上運(yùn)動(dòng)的電子與表面的空穴復(fù)合，在表面層留下了不能移動(dòng)的負(fù)離子，形成了一層耗盡層。 在這種情況下，沒(méi)有電流流動(dòng)。 如圖(b)。

隨著VGS的升高，電場(chǎng)EV越來(lái)越強(qiáng)，表面層吸引的電子越來(lái)越多，產(chǎn)生的負(fù)離子也越來(lái)越多，耗盡層也越來(lái)越厚。 這樣的結(jié)構(gòu)類似兩個(gè)電容串聯(lián)構(gòu)成的分壓器，柵氧化層電容和耗盡層電容。 如圖(c)。

當(dāng)VGS 上升到一定電位時(shí)，靠近表面的 P 型襯底發(fā)生變化，“反型”為與 N型材料類似的特性，因此該層稱為反型層。 反型層將漏極和源極兩個(gè)有源區(qū)連通，構(gòu)成了源漏之間的導(dǎo)電溝道。 使晶體管產(chǎn)生反型層所需的VGS電壓稱為閾值電壓或開(kāi)啟電壓，用Vth表示。

在器件制造過(guò)程中通常向溝道區(qū)注入雜質(zhì)來(lái)調(diào)整閾值電壓，其實(shí)質(zhì)是改變氧化層界面附近襯底的摻雜濃度。

PMOS器件的導(dǎo)通現(xiàn)象類似于NFETs，但是其所有的極性都是相反的。 如圖，如果柵源電壓足夠”負(fù)“，在氧化層-硅的界面上就會(huì)形成一個(gè)由空穴組成的反型層，從而為源和漏之間提供了一個(gè)導(dǎo)電溝道。 因此，PMOS的閾值電壓通常是負(fù)值。

下期為大家介紹I-V特性和MOSFET的跨導(dǎo)。