第一節：CCS復合電流源模型

CCS，con_current source即復合電流源模型，比NLDM（none lineal delay model即非線性模型）更進一步，這個模型屬于電流源模型，輸出I不變，load上cap變化會對I影響，V也變化。

對于CCS模型，在給定input transition和load capacitance下可以得到output current的波形，如果要計算出cell delay就需要重構出output voltage的波形然后再把cell delay計算出來。當然，CCS模型使用兩段電容來模擬cell的input pin cap，load capacitance要比NLDM模型準確，因此CCS模型計算出的cell delay可能比NLDM模型準確。 對于計算Net delay，CCS模型中的驅動模型（隨時間變化的電流源模型）肯定要比NLDM模型中的驅動模型（線性變化的電壓源模型）更準確。

第二節：Net delay的多種計算模型

常見的net delay model有Wire Load Model、Elmore Delay 模型、高階互連線延遲模型。以Elmore Delay 模型為例，對于單輸入單輸出的net，假設不考慮net之間的耦合電容（即不考慮噪聲的影響），并且也不存在電阻性的反饋回路的情況，可以用Elmore Delay模型來計算Net Delay，如下圖：

根據Elmore Delay公式，各節點的delay可以表示為（這就是一個有限元微積分）：

第三節：MOS管的輸入輸出特性曲線

以NMOS為例，在柵極上加一定程度的正電壓Vgs，逐漸在襯底表面形成反型層，則溝道逐漸導通。NMOS結構如下圖所示。

如下圖是NMOS的共源解法的輸出特性曲線，觀察可以發現對于給定的Vds（對應pg plan中的VDD→VSS壓差），溝道電流iD分為兩個大的部分：線性區和平臺區。線性區溝道電流迅速增大，平臺區溝道電流幾乎保持不變。

如下圖所示，是MOS管溝道導通電阻RON的計算公式，結合MOS管的輸出特性曲線和溝道導通電阻可以判斷，在輸出特性曲線中的虛線左側MOS管的電阻是可變的，VGS越大，溝道導通電阻越小。

MOS管的輸出特性曲線中虛線右側稱為恒流區，恒流區的電流溝道電流ID的計算公式如下，其大小基本由VGS決定，VDS對其影響很小。其中IDS是VGS=2VGS（th）時的溝道電流值，VGS是柵極的閾值電壓。

第四節：反相器的輸出特性曲線

如下圖所示，是CMOS反相器的基本結構，其中T1是P溝道增強型MOS管，T2是N溝道增強型MOS管，VDD是電源，VSS是地，Vi是柵極電壓，Vo是輸出電壓，ID是溝道電流。

如下圖分別是反相器的輸出電壓特性曲線和溝道電流特性曲線，其中反相器本身閾值電壓等于1/2VDD（此處反相器的特性曲線處于峰值），VGS（th）p和VGS（th）N分別是PMOS和NMOS的柵極閾值電壓。

我們須有這樣一個認識：數字信號傳遞是靠電平（電壓）的，溝道電流是為了傳遞電壓的，所謂的電流源模型只是為了模擬電壓傳遞的過程。

第五節：條件相同時，單元驅動能力跟什么因素有關

其他條件相同時，溝道寬度越大，驅動能力越強。因為溝道越大，溝道電阻RON越小，電壓降越小，輸出的voltage曲線越上揚，對負載充電能力越強。有一個名詞來表征溝道并行的管子數量叫“finger”，對應標準單元中的“D1” “D2“ ”D4“等。不過也須認識到，溝道寬度越大，驅動能力變強，柵襯電容也越大，充電速度越慢，所以其本身cell delay反而越大。

第六節：為什么組合邏輯單元的驅動能力差

所謂的驅動能力差，是跟反相器（INVERTER）和中繼器（BUFFER）相比而言。以與非門和反相器為例，作為說明。

對比可以發現，組合邏輯和反相器相比存在兩個問題：1內部走線更加復雜（RC網絡更復雜，RC參數更大）；2同樣輸出高電平或低電平時，組合邏輯走過的溝道結構可能更復雜（溝道總寬度更長）。

結合本文第二節的net delay計算的知識我們可以知道，net delay計算采取的是有限元積分的方法，如果RC網絡更復雜，那么積分劃分的“元“的數量越多，結合RC曲線的知識，輸出voltage波形曲線每多經過一個▲net（即一個“元”），那么voltage波形曲線就會進行一定程度的衰減，衰減地越厲害，其對輸出負載地充電能力越弱，驅動能力自然變差。

結合本文第三節和第四節MOS管和反相器輸出特性曲線的知識，走過的溝道越長，串聯電阻越大，輸出電壓降就會越大，對輸出負載地充電能力就會差，驅動能力自然變差。