本期內容：

共源級放大電路的偏置設計

共源級放大電路的小信號分析

1、共源級放大器的偏置電路設計

Fig. 1

一個合適的偏置電路設計是放大器工作的前提，偏置電路需要使MOSFET工作在飽和區。如圖Fig. 1，這是一個前幾期講過的MOSFET放大器的最基本電路。

① 電阻分壓偏置電路

Fig. 2是一個最簡單常見的偏置電路的設計，對比Fig. 1有很多不用，首先柵極沒有了偏置直流電源，多了好幾個電阻，多了一個電容，這些器件都有什么用呢？

Fig. 2

Fig. 1中的供電設計是復雜的，需要兩種電源才能使放大器工作，這個是我們不希望的，所以Fig. 2中利用電阻的分壓電路，使VDD分一部分電壓給柵極提供偏置電壓，大小為VDD*R2/(R1+R2)。這樣整個系統就可以只用一個供電單元來提供電壓，簡化了設計。所以R1，R2的作用是分壓，為MOSFET提供柵極開啟電壓。

Fig. 2 中的R0為小信號源的內阻，這個內阻在實際電路設計中是必須要考慮的，比如要放大的信號時麥克風信號，那R0就表示麥克風的內阻。

Fig. 2 中的C0為一個隔直電容，作用是防止前級直流信號對后級偏置電壓的影響。只有交流信號能夠通過后級電路進行放大。但是電容對于MOSFET器件來說是一個非常大的器件，增加一個電容會占用芯片很大一塊位置，所以盡量避免使用電容，如圖Fig. 3有兩級放大電路，如果前一級的輸出Vx的直流部分正好可以作為后級的直流偏置，則不需要加電容和分壓電阻。

Fig. 3

選擇合適的R0，R1，RD才能使MOSFET工作在飽和區，使其具有放大作用。下期講介紹一個實際的例子來說明這些電阻應該如何選取，大概的量級是多少。

② 自偏置電路

Fig. 4是一個自偏置電路的設計，此時，通過RF的電流為零，RF兩邊的電壓相等，MOSFET的漏極電壓和柵極電壓相等，都等于VDD-I_D * R_D。

Fig. 4

自偏置電路的好處是它對MOSFET的截止電壓的敏感性弱，因為工藝的公差會導致兩片晶圓片的閾值電壓不可能完全相等，比如晶圓片A的閾值電壓為V_TH，A，晶圓片B的閾值電壓為V_TH，B，如下圖Fig. 5，如果用電阻分壓方法來提供柵極的偏置電壓，則相同的V_GS在兩個晶圓片上得到的漏極電流是不同的，這就會導致兩片晶圓片做出來的放大器的放大倍數不相同。

Fig. 5

但如果用Fig. 4的自偏壓電路，V_TH上升會導致I_D下降，I_D下降會導致V_{GS}上升，V_{GS}上升又會導致I_D上升，這個電路有個自反饋的過程在，所以他對V_TH的變化敏感性不高，在一定程度上晶圓片的公差不過過大的影響放大器的性能。

共源級放大電路的偏置部分就介紹這兩種，其他種類的偏置電路大同小異。

2、共源級放大電路的小信號分析

放大電路的小信號分析主要考慮三個參數，放大倍數、輸入阻抗和輸出阻抗，這三個參數直接影響實際電路中的小信號放大倍數。我們以電阻分壓偏置電路Fig. 2為例進行計算這三個參數。這里主要運用MOSFET的小信號電路模型和輸入阻抗和輸出阻抗的概念。不清楚的請查看。MOSFET理解與應用：Lec 9—NMOS、PMOS小信號電路模型總結、MOSFET理解與應用：Lec 10—輸入阻抗和輸出阻抗的概念。

Fig. 6

如圖Fig. 6，為電阻分壓偏置電路的小信號電路模型，這里只是將Lec 9 中的模型替換了MOSFET器件，是不是超級簡單。通過這個電路圖可以求出：

從這個式子可以看出要使放大倍數提高，需要R1||R2遠大于R0。這也是偏置電路設計時需要注意的一點。

總結一下：偏置電路是設計是為了放大器能夠正常工作，使MOSFET工作在飽和區，同時引入的器件如電阻也會影響MOSFET的放大倍數。然后利用小信號模型求出具體的放大倍數，輸入輸出阻抗這三個變量。