在高功率應用中，碳化硅(SiC)MOSFET與硅(Si)IGBT相比具有多項優勢。其中包括更低的傳導和開關損耗以及更好的高溫性能。

SiC MOSFET快速開關的挑戰

電路布線中的器件電容、寄生電感和電容元件會極大地影響開關性能。圖1顯示，高開關di/dt會因柵極-源極回路中的寄生電感而在柵極驅動器中產生振鈴和振蕩。這會通過柵極-漏極電容(Cgd)耦合到關斷狀態的器件，并導致誤導通。

圖1：顯示來自SiC MOSFET器件和電路板布局中寄生元件的高壓和電流尖峰

這些瞬變會降低設備性能和可靠性。例如，超過額定柵極電壓的持續柵極過沖會損壞柵極氧化層并限制器件的使用壽命。

FET導通時的高柵極瞬變會使FET進入飽和狀態，而不是首選的線性區域，從而產生更高的損耗并影響可靠性。

減慢開關瞬變，例如，通過增加更高的柵極電阻器或包括一個外部柵極-源極電容，可以減少此類過沖，但會帶來更高的開關損耗。

因此，我們的目標是盡量減少這些瞬態效應，同時保持盡可能高的開關效率。讓我們看看實現這一目標的一些潛在方法。

關于最大限度地提高SiC MOSFET性能的一些建議

使用源開爾文接法

如圖2所示，添加一個源開爾文連接將電源和信號回路分開，即使在外部寄生電感Ls的情況下也能實現平滑的開關轉換。此類4引線器件推薦用于大功率應用。

圖2：通過使用源開爾文連接改進開關

分裂柵電阻的使用

分裂柵電阻基本上可以形成一個RLC網絡來抑制柵極振蕩。柵極電阻RG在添加的外部CGS電容之前和之后一分為二，如圖3所示。該外部CGS兩端的電壓VAB在開啟和關閉期間具有更小的瞬態峰/谷過程。這導致器件柵極上的VGS信號更平滑，即使在3引腳器件中存在外部源電感的情況下也是如此。

圖3：使用分裂柵電阻實現更平滑的柵極驅動

平衡并聯器件中的寄生電感

并聯SiC MOSFET是提高整體驅動電流的重要方法。匹配固有的MOSFET參數(例如閾值電壓VTH)對于實現平衡電流共享很重要。同樣重要的是平衡電路板布局中的寄生路徑。圖4顯示了源極電感不匹配的影響，導致2個MOSFET的漏極電流高度不平衡。對稱布局可以改善負載分配和模塊的整體安全工作區(SOA)。

圖4：并聯SiC MOSFET的源極電感失配的影響

平衡并聯器件中的輸入電容

與上述電感的情況類似，輸入電容的不匹配會延遲一個器件相對于另一個器件的開關轉換，從而產生不平衡的瞬態電流，并可能超過其中一個器件的額定值。圖5(a)說明了這種影響。如圖5(b)所示，使用分裂柵電阻可以減少這種不匹配的影響。

圖5：(a)顯示并聯連接的SiC MOSFET的器件輸入電容不匹配的影響，而(b)顯示即使在這種電容不匹配的情況下，使用分裂柵電阻也能改善平衡

還可以考慮幾個其他因素來最大限度地提高SiC MOSFET性能：

• 如圖1中低側FET所示，有源米勒鉗位為通過密勒電容CGD耦合的dv/dt瞬變產生的高柵極電壓尖峰創建低阻抗路徑。當器件在高溫下運行(由于VTH的負溫度系數)，并且在關斷時沒有負柵極驅動時，此類鉗位特別有用。它們還有助于在選擇RG-OFF柵極電阻時考慮開關損耗EOFF而不是米勒引起的振蕩。
• 將柵極驅動器放置在盡可能靠近MOSFET的位置。
• 使電源和柵極信號走線盡可能遠離彼此
• 在輸入柵極路徑中使用鐵氧體磁珠。鐵氧體磁珠(例如由鎳鋅制成的磁珠)有助于耗散噪聲范圍內的頻率，例如50–200MHz范圍內的頻率，而不會因為其在開關頻率下的低阻抗而對開關性能產生負面影響。
• 為關斷使用負柵極偏置會增加成本和復雜性，但會使關斷對導致柵極振鈴的開關瞬變更加魯棒。
• 通孔器件應使用盡可能少的引線和其他布線技術，以盡量減少柵極回路電感。
• 使用具有較低CGD/CGS比值的設備將減少米勒反饋的影響。

結論

以數百kHz的頻率切換1000V以上的高壓電源軌是一項復雜的操作，需要優化功率器件、電路板布局、柵極驅動器和外部無源元件。在本文中，我們重點介紹了一些可以大大改進單個和并聯器件開關的技術。