今天我們來學習SAR ADC嘍。逐次逼近寄存器型模數轉換器（Successive-Approximation Analog to Digital Converter），是一種常用的A/D轉換結構，其較低的功耗表現，還不錯的轉換速率，在有低功耗要求（可穿戴設備、物聯網）的數據采集場景下廣泛應用。

逐次逼近，顧名思義，多次轉換和Bit計算中，A/D數字碼輸出逐漸逼近輸入值。其算法核心就是“二分搜索（Binary Search）”，該算法能夠高效快速的接近目標值。

舉例說明，假如要請您猜測一個0~100范圍內的被猜實數，您的每一次猜測，您只能得到猜測值和被猜實數的比較結果，“高了”或者“低了”的答復。請在有限的猜測次數后，得到最接近被猜測實數的猜測值。該過程可以用如圖2所示的猜測過程來表示。

圖2

在圖2中，兩個被猜實數分別為9.8和70.1。可以看到使用二分搜索的方式，第一步確定被猜實數是否大于50，根據第一次的猜測結果，決定下一次二分搜索的區域。通過4次判斷，最終得到了6.25和68.75的猜測結果。這也是有限次數誤差較小的一種猜測。

對于SAR A/D來說，其輸出是二進制的數字碼，結合圖2的猜測過程，我們可以看到，二分搜索的過程需要首先確定MSB（Most Significant Bit）位的值，依次向低位搜索，直到LSB（Least Significant Bit）得到確定，其中需要有數字碼到其代表的離散模擬量的轉化過程（DAC實現），被猜測實值（模擬輸入）和數字碼對應的離散模擬量的判斷（比較器實現）。其功能框圖如圖3所示。其中還包含了對輸入的采樣保持部分，控制邏輯及逐次逼近所需的數字電路部分。

圖3

注意圖2中用于和猜測結果比較的基準，等效為圖3中DAC的輸出。其輸出結果的準確程度和均勻程度會直接影響到SAR ADC整體的性能， 因此需要選擇合適的DAC架構實現。

目前常見的開關電容DAC，又稱電荷再分配DAC。電容匹配精度僅受工藝過程中的光刻精度影響，容易實現SAR ADC精度和線性度的要求。該結構還有如下優點，將DAC和采樣保持部分融合為一體，簡化了電路的復雜度。

圖4

一個簡易的4bit電荷再分配結構及工作過程如動圖4所示。其中電容容值以2^N比例形式排列，b1~b5依次為最高位到最低位。其中Sample Phase用于采樣輸入信號，Hold Phase是采樣完畢，等待轉換的階段，此過程結束后，輸入電壓Vin以電荷的形式存儲在二進制排列的電容上。Bit Cycling是過程為逐比特確認的過程。各階段Vx節點電壓及逐比特計算的過程如圖5所示。

圖5

Sar ADC典型的時序如圖6所示，通常對輸入信號的采樣Sample需要多個時鐘周期，具體所需時間為受分辨率影響，采樣后輸入信號建立誤差應小于1/2 LSB。保持Hold和轉換過程，需要N個時鐘周期，如果存在校準的過程，則需要更多的時鐘周期。

圖6

好了，這期的內容就先到這里了。
?

審核編輯：劉清