消除復雜網絡 SoC 開發風險不再是遙遠的目標；如今，所有設計團隊都可以實現。

最近，筆者一直在寫關于在芯片流片成功之前使用硬件加速仿真來驗證網絡片上系統 （SoC） 設計的益處的系列文章。在本專欄中，將介紹一種可填補相同網絡設計中的前端與后端驗證之間差距的新方法。

在開始詳細介紹前，讓我們先看下這一競爭激烈的細分市場趨勢。由于云計算、大數據中心和移動應用等新市場的不斷涌現，使得軟件驅動的網絡 （SDN） 架構得以大量采用。圖 1 繪制了 SDN 市場趨勢的年收入，預計在未來兩年將增長 135%。

圖 1.由于云計算、大數據中心和移動應用等新市場的出現，SDN 的采用持續高漲（信息來源：Lauro Rizzatti）

SDN 轉而也大幅提高了設計復雜性、擴大了設計規模以及增加了端口數量。圖 2 繪制了部分關鍵細分市場中的設計規模增長。

圖 2.復雜性和門數量已隨著新 SDN 應用而增加（信息來源：Lauro Rizzatti）

開發這些巨型 SoC 的設計團隊早已不堪重負，而這種勢不可擋的設計規模的劇增更為其帶來諸多挑戰。按重要性遞減的順序，這些挑戰包括：

1.測試所有端口配置。

2.測量并符合性能和帶寬預期。

3.演示設計支持各種規格的所有以太網 OSI 層協議

4.調試在硬件仿真中找出的硬件問題和實驗室中的后端問題。

5.確保設計按預期通過軟件重新配置/執行。

6.提供編譯、下載和運行的快速周轉時間。

7.最大程度地降低部署驗證環境的成本/時間。

8.評估功耗并將其降至最低。

9.減小芯片的封裝。

這些挑戰已無法通過傳統軟件仿真工具或者形式驗證工具解決。這并非意味著這些工具已經變得毫無用處。恰恰相反，它們是驗證工具箱中的基本工具，但其部署只限于知識產權 （IP） 模塊和子系統模塊級別的驗證范圍內，這在現代的復雜 SoC 設計早期開發周期中是必不可少的，包括網絡芯片。

在十億門級的競爭舞臺，只有硬件驅動的驗證引擎可以應對這些挑戰任務，符合緊湊的時間表，在高速發展的網絡市場中，避免芯片發布延期所帶來的潛在收益損失。

筆者之前的文章已多次提到過，在基于硬件的驗證引擎中，硬件加速仿真已成為前端驗證的最佳工具。現代硬件加速器擁有近乎無限的容量，可仿真最大型的設計，并且無需儀表/編譯即可提供整體設計可見性和訪問/控制，同時還支持高吞吐量以及快速、可預測的編譯和調用時間。它可以通過對資源的最優化利用來容納多個并發用戶。它能以多個操作模式進行部署，從而執行多種驗證任務，包括內電路仿真 （ICE） 和虛擬測試、低功耗驗證、功耗估計、性能特征提取以及可測試性設計 （DFT）。

當使用多個端口驗證網絡 SoC 設計時 -- 比如 64 或更多 -- ICE 價值定位相比前十年已顯著降低。ICE 環境需用速度適配器這樣的外部硬件，作為快速真實的網絡流量（數百兆赫）和相對低速的硬件加速仿真設計（一兆赫或幾兆赫）的接口。隨即會增加設置復雜性，提高功耗，且會降低可靠性。如此一來，設置的重新配置變得繁瑣，并且部署起來很慢，把加速器的使用權限制于本地安裝的單個用戶，因而排除了遠程訪問。更糟的是，它讓設計調試的再現性和重復性變得不確定，導致調試計劃難以執行。

相反，設計團隊正在從 ICE 設置中遷移到虛擬測試環境，從而消除任一硬件 -- 乃至 -- 所有硬件的依賴性，包括噪聲、功耗、電纜、可靠性和相關成本。在實際硬件可用之前，可以通過使用軟件和可綜合的硬件模型的組合創建虛擬器件，以便通過該軟件輕松進行重新配置。它們以硬件加速仿真速度運行，支持多個用戶和多個項目，可遠程訪問，并且能在數據中心進行部署。

DAC 2016 專家組的 Guy Hutchison（Cavium 的助理副總裁，也是一名硬件工程師）說道：“對于我們的設計，我們僅采用虛擬技術。部分原因在于我們的設計本質 -- 對我們而言，并沒有真正具有代表性的、能達到 100 千兆流量的目標。內電路仿真器方法對我們來說毫無價值，因此我們對所有的仿真均采用完全虛擬的方法?！?/p>

但是，虛擬模式需要創建虛擬測試環境，這是一項非凡的任務。就這方面而言，Mentor Graphics 公司已走在前列，開發了全面的復雜虛擬環境 VirtuaLAB，可以支持應用程序特定 SoC 設計的前端測試。在網絡設計的情況下，VirtuaLAB 包括以太網數據包生成器和監視器 （EPGM），可生成、傳輸并監控被測設計 （DUT） 的以太網數據包。它能夠配置 25GMII、50GMII、200GMII 和 400GMII。