對于EMI，可以按照電磁干擾的途徑(詳細的分類參見附錄一)來分為輻射干擾、傳導干擾和感應耦合干擾三種形式。輻射干擾就是指如果騷擾源不是處在一個全封閉的金屬外殼內，它就可以通過空間向外輻射電磁波，其輻射場強取決于裝置的騷擾電流強度、裝置的等效阻抗，以及騷擾源的發射頻率。如果騷擾源的金屬外殼帶有縫隙與孔洞，則輻射的強度與干擾信號的波長有關。當如果孔洞的大小和波長可以比擬時，則可形成干擾子輻射源向四周輻射，輻射場中金屬物還可以形成二次輻射；傳導干擾，顧名思義，騷擾源主要是利用與其相連的導線向外部發射，也可以通過公共阻抗耦合，或接地回路耦合，將干擾帶入其他電路，傳導干擾是電磁干擾的一種重要形式；感應耦合干擾的途徑是介于輻射途徑與傳導途徑之間的第三條途徑，當騷擾源的頻率較低時，騷擾電源的輻射能力有限。同時騷擾又不直接與其他導體連接，此時電磁騷擾能量則通過與其相鄰的導體產生感應耦合，將電磁能轉移到其他導體上去，在鄰近導體內感應出騷擾電流或者電壓。感應耦合可以通過導體間的電容耦合的形式出現，也可以由電感耦合的形式或電容、電感混合出現。

4.2 EMI的產生

我們來分析一下EMI的產生，忽略自然干擾的影響，在電子電路系統中我們主要考慮是電壓瞬變和信號的回流這兩方面。

4.2.1 電壓瞬變
對于電磁干擾的分析，可以從電磁能量外泄方面來考慮，如果器件向外泄露的能量越少，我們可以認為產生的電磁干擾就比較小。對于高速的數字器件來說，產生高頻交流信號時的電壓瞬變是產生電磁干擾的一個主要原因。我們知道，數字信號在開關輸出時產生的頻譜不是單一的，而是融合了很多高次諧波分量，這些諧波的振幅(即能量)由器件的上升或者下降時間來決定，信號上升和下降速率越快，即開關頻率越高，則產生的能量越多。所以，如果器件在很短的時間內完成很大的電壓瞬變，將會產生嚴重的電磁輻射，這個電磁能量的外泄就會造成電磁干擾問題。通常，高速數字電路的EMI發射帶寬可以通過下面的公式計算:
F=1/πTr
F為開關電路產生的最高EMI頻率，單位為GHz，Tr為信號的上升時間或者下降時間，單位為ns。比如，對于上升時間為1ns左右的器件，那么它所產生的最高EMI頻率將為350MHz，而如果上升時間降為為500ps，那么它的最高EMI發射頻率將為700MHz，遠遠高于系統正常的工作頻率，這將會在一定程度上影響周圍其他系統的正常工作。顯然，如果能減緩信號的上升沿，將會在很大程度上減少EMI，但是隨著電子設計和芯片制造水平的發展，器件總是朝著高速方向發展，單一的降低信號開關速率顯然是不現實的。但我們卻可以通過降低信號電壓來達到同樣的目的，因為在相同的時間內，低電壓器件需要跨越的邏輯門電壓幅度較小，就同樣減緩器件的上升沿速率，所以低電壓器件也是高速電路發展的趨勢。

4.2.2信號的回流
任何信號的傳輸都存在一個閉環的回路，當電流從驅動端流入接收端的時候，必然會有一個回流電流通過與之相鄰的導體從接收端回流至驅動端，構成一個閉合的環路，而環路的大小卻和EMI的產生有著很大的關系，我們都知道，每一個環路都可以等效為一個天線，環路數量或者面積越大，引起的EMI也越強。我們知道，交流信號會自動選取阻抗最小的路徑返回驅動端，但實際情況中，信號不可能始終保持如圖1-4-1所示的理想路徑，特別是在高密度布線的PCB板上，過孔，縫隙等都可能降低參考平面理想的特性，而是表現為更復雜的回流形式(圖1-4-2)。

圖1-4-3信號回路的磁場耦臺分析

4.2.3 共模和差摸EMI
當兩條或者多條信號線以相同的相位和方向從驅動端輸出到接收端的時候，就會產生共模干擾。共模特性表現為這些導線組中的感生電流方向全部相同，而產生的磁場也是他們相同方向磁場的迭加，增大了磁場強度，向外輻射能量的大天線就是這樣形成的。在共模的情況下，會導致磁場強度的變大和電場強度減小，這樣就相當于增加了傳輸線的電感和減小傳輸線的電容值。因此，如果傳輸線的阻抗變大，電磁場能量外泄增加，電磁干擾也變大。
電源線上電流從驅動端流到接收端的時候和它回流之間耦合產生的干擾，就叫做差模干擾。電流流向負載時，會產生等值的回流，這兩個方向相反的電流，當回流電流完全居于傳輸電流下方的時候，就形成了標準的差模信號。由于它們相互之間產生的磁場方向相反，因而可以抵消大部分的磁場，抑制了磁場的外泄比率，而其中殘留的電磁場就形成了差模EMI
通常，線路上這兩種電磁干擾是同時存在的，由于線路的阻抗不平衡，兩種分量在傳輸過程中回相互轉變，情況十分復雜。干擾在線路上經過長距離傳輸后，由于線路阻抗和地線阻抗不同，差模干擾的衰減要比共模干擾的衰減大，因此控制共模干擾往往比控制差模干擾要困難的多。
在PCB的電磁兼容設計中，主要考慮的標準是電路板對外輻射能量的多少，所有的輻射分為共模輻射和差模輻射兩種。PCB上的每根信號走線都會引起一定的共模輻射，在傳輸線阻抗很高、終端開路的情況下引起的共模輻射最強，也可以從單根天線的角度考慮。而由信號走線和回流之間的回路引起的輻射稱為差模輻射，可以看為簡單的環形天線。一般來說，共模輻射的影響要更為嚴重，所以在高速PCB抑制EMI的設計中，有一個很重要的思想就是“將共模輻射轉化為差模輻射”。這是如何實現的呢?剛才說到，造成強烈的共模輻射的條件就是高阻抗走線和高阻抗的負載(開路)，如果我們能有效地降低走線的阻抗，即縮小信號走線到參考平面的距離，就可以大大減小共模輻射的強度。此外，對終端進行合理的匹配，也可以降低高阻抗負載的影響。這時，對外電磁能量輻射的主體就轉變為信號和回流之間的差模輻射。所以，我們在高速PCB的EMC設計中，往往更多地考慮電流回路，這并不是忽略共模輻射，而是在將共模輻射有效地轉化為差模輻射的前提下，對EMI的整體控制。

4.3 EMI的控制

4.3.1 屏 蔽
屏蔽能夠有效的抑制通過空間傳播的電磁干擾。采用屏蔽的目的有兩個，一個是限制內部的輻射電磁能量外泄出控制區域，另一個就是防止外來的輻射電磁能量入內部控制區。按照屏蔽的機理，我們可以將屏蔽分為電場屏蔽、磁場屏蔽、和電磁場屏蔽.

4.3.1.1 電場屏蔽
一般情況下，電場感應可以看成是分布電容間的耦合，圖1-4-4是一個電場感應的示意圖。

圖1-4-4 電場感應示意圖

圖1-4-5加入金屬板后的電場感應圖

4.3.1.2 磁場屏蔽
由于磁場屏蔽通常是對直流或很低頻場的屏蔽，其效果和電場屏蔽和電磁場屏蔽相比要差很多，磁場屏蔽的主要手段就是依賴高導磁材料具有的低磁阻，對磁通起分路的作用，使得屏蔽體內部的磁場大大減弱。
對于磁場屏蔽需要注意的幾點：
1: 減小屏蔽體的磁阻(通過選用高導磁率材料和增加屏蔽體的厚度)
2: 被屏蔽設備和屏蔽體間保持一定距離，減少通過屏蔽設備的磁通。
3: 對于不可避免使用縫隙或者接風口的，盡量使縫隙或者接風口呈條形，并且順沿著電磁線的方向，減少磁通。
4: 對于強電場的屏蔽，可采用雙層磁屏蔽體的結構。對要屏蔽外部強磁場的，則屏蔽體外層要選用不易磁飽和的材料，如硅鋼等；而內部可選用容易到達飽和的高導磁材料。因為第一次屏蔽削弱部分，第二次削弱大部分，如果都使用高導磁，會造成進入一層屏蔽的在一層和二層間造成反射。如果要屏蔽內部的磁場，則相反。而屏蔽體一般通過非磁性材料接地。

4.3.1.3 電磁場屏蔽
電磁場屏蔽是利用屏蔽體阻隔電磁場在空間傳播的一種措施。和前面電場和磁場的屏蔽機理不同，電磁屏蔽對電磁波的衰減有三個過程：
1:當電磁波在到達屏蔽體表面時，由于空氣與金屬的交界面上阻抗不連續，對入射波產生反射，這種反射不要求屏蔽材料必須有一定厚度，只需要交界面上的不連續。
2:進入屏蔽體的電磁波，在屏蔽體中被衰減。
3:穿過屏蔽層后，到達屏蔽層另一個屏蔽體，由于阻抗不連續，產生反射，重新回到屏蔽體內
從上面三個過程看來，電磁屏蔽體對電磁波的衰減主要是反射和吸收衰減。

4.3.1.4電磁屏蔽體和屏蔽效率
屏蔽效率是對屏蔽體進行性能評估的一個指數，它的表達式為：
SE(db)=A+R+B

1）其中A為吸收損耗，吸收損耗是指電磁波穿過屏蔽罩時能量損耗的數量，吸收損耗可以通過下面的公式計算：
AdB=1.314(f*σ*μ)1/2*t
f： 頻率(MHz) μ：銅的導磁率 σ：銅的導電率 t：屏蔽體厚度

2) R指反射損耗，反射損耗(近場)的大小取決于電磁波產生源的性質以及與波源的距離。對于桿狀或直線形發射天線而言，離波源越近波阻抗越高，然后隨著與波源距離的增加而下降，但平面波阻抗則無變化(恒為377)。相反，如果波源是一個小型線圈，則此時將以磁場為主，離波源越近波阻抗越低，波阻抗隨著與波源距離的增加而增加，但當距離超過波長的六分之一時，波阻抗不再變化，恒定在377處。反射損耗隨波阻抗與屏蔽阻抗的比率變化，因此它不僅取決于波的類型，而且取決于屏蔽罩與波源之間的距離。這種情況適用于小型帶屏蔽的設備。
近場反射損耗可按下式計算：
R(電）db=321.8-(20*lg r)-(30*lg f)-[10*lg(μ/σ)]
R(磁）db=14.6+(20*lg r)+(10*lg f)+[10*lg(μ/σ)]
其中r指波源與屏蔽之間的距離。

3) SE算式最后一項是校正因子B，其計算公式為：
B=20lg[-exp(-2t/σ)]
此式僅適用于近磁場環境并且吸收損耗小于10dB的情況。由于屏蔽物吸收效率不高，其內部的再反射會使穿過屏蔽層另一面的能量增加，所以校正因子是個負數，表示屏蔽效率的下降情況。
也就是說，我們想抑制住EMI，必須提高屏蔽效率，那么，屏蔽材料的選擇也變得很重要了．只有如金屬和鐵之類導磁率高的材料才能在極低頻率下達到較高屏蔽效率。這些材料的導磁率會隨著頻率增加而降低，另外如果初始磁場較強也會使導磁率降低，還有就是采用機械方法將屏蔽罩作成規定形狀同樣會降低導磁率。
在高頻電場下，采用薄層金屬作為外殼或內襯材料可達到良好的屏蔽效果，但條件是屏蔽必須連續，并將敏感部分完全遮蓋住，沒有缺口或縫隙(形成一個法拉第籠)。然而在實際中要制造一個無接縫及缺口的屏蔽罩是不可能的，由于屏蔽罩要分成多個部分進行制作，因此就會有縫隙需要接合，另外通常還得在屏蔽罩上打孔以便安裝與插卡或裝配組件的連線。
設計屏蔽罩的困難在于制造過程中不可避免會產生孔隙，而且設備運行過程中還會需要用到這些孔隙。制造、面板連線、通風口、外部監測窗口以及面板安裝組件等都需要在屏蔽罩上打孔，從而大大降低了屏蔽性能。盡管溝槽和縫隙不可避免，但在屏蔽設計中對與電路工作頻率波長有關的溝槽長度作仔細考慮是很有好處的。

當縫隙長度為波長(截止頻率)的一半時，RF波開始以20dB/lO倍頻(1/10截止頻率)或6dB/8倍頻(1/2截止頻率)的速率衰減。通常RF發射頻率越高衰減越嚴重，因為它的波長越短。當涉及到最高頻率時，必須要考慮可能會出現的任何諧波， 一旦知道了屏蔽罩內RF輻射的頻率及強度，就可計算出屏蔽罩的最大允許縫隙和溝槽。例如如果需要對1GHz(波長為300mm)的輻射衰減，則150mm的縫隙將會開始產生衰減，因此當存在小于150mm的縫隙時，1GHz輻射就會被衰減。所以對1GHz頻率來講，若需要衰減20dB，則縫隙應小于15 mm(150mm的1/10)，需要衰減26dB時，縫隙應小于7.5mm(15mm的1/2以上)，需要衰減32dB時，縫隙應小于3.75mm(7.5mm的1/2以上)。
可采用合適的導電襯墊使縫隙大小限定在規定尺寸內，從而實現這種衰減效果。由于接縫會導致屏蔽罩導通率下降，因此屏蔽效率也會降低。要注意低于截止頻率的輻射其衰減只取決于縫隙的長度直徑比，例如長度直徑比為3時可獲得100dB的衰減。在需要穿孔時，可利用厚屏蔽罩上面小孔的波導特性；另一種實現較高長度直徑比的方法是附加一個小型金屬屏蔽物，如一個大小合適的襯墊。上述原理及其在多縫情況下的推廣構成多孔屏蔽罩設計基礎。
多孔薄型屏蔽層：多孔的例子很多，比如薄金屬片上的通風孔等等，當各孔間距較近時設計上必須要仔細考慮。下面是此類情況下屏蔽效率計算公式
SE=[20lg(fc/o/σ)]-10lg n其中f截止頻率n：孔洞數目注意此公式僅適用于孔間距小于孔直徑的情況，也可用于計算金屬編織網的相關屏蔽效率。

接縫和接點：電焊、銅焊或錫焊是薄片之間進行永久性固定的常用方式，接合部位金屬表面必須清理干凈，以使接合處能完全用導電的金屬填滿，保持高阻狀態．導電襯墊的作用是減少接縫或接合處的槽、孔或縫隙，使RF輻射不會散發出去。EMI襯墊是一種導電介質，用于填補屏蔽罩內的空隙并提供連續低阻抗接點。

墊片系統：一個需要考慮的重要因素是壓縮，壓縮能在襯墊和墊片之間產生較高導電率。襯墊和墊片之間導電性太差會降低屏蔽效率，另外接合處如果少了一塊則會出現細縫而形成槽狀天線，其輻射波長比縫隙長度小約4倍。

確保導通性首先要保證墊片表面平滑、干凈并經過必要處理以具有良好導電性，這些表面在接合之前必須先遮住；另外屏蔽襯墊材料對這種墊片具有持續良好的粘合性也非常重要。導電襯墊的可壓縮特性可以彌補墊片的任何不規則情況。
所有襯墊都有一個有效工作最小接觸電阻，設計人員可以加大對襯墊的壓縮力度以降低多個襯墊的接觸電阻，當然這將增加密封強度，會使屏蔽罩變得更為彎曲。大多數襯墊在壓縮到原來厚度的30％至70％時效果比較好。因此在建議的最小接觸面范圍內，兩個相向凹點之間的壓力應足以確保襯墊和墊片之間具有良好的導電性。
另一方面，對襯墊的壓力不應大到使襯墊處于非正常壓縮狀態，因為此時會導致襯墊接觸失效，并可能產生電磁泄漏。與墊片分離的要求對于將襯墊壓縮控制在制造商建議范圍非常重要，這種設計需要確保墊片具有足夠的硬度，以免在墊片緊固件之間產生較大彎曲。在某些情況下，可能需要另外一些緊固件以防止外殼結構彎曲。
壓縮性也是轉動接合處的一個重要特性，如在門或插板等位置。若襯墊易于壓縮，那么屏蔽性能會隨著門的每次轉動而下降，此時襯墊需要更高的壓縮力才能達到與新襯墊相同的屏蔽性能。在大多數情況下這不太可能做得到，因此需要一個長期EMI解決方案。
如果屏蔽罩或墊片由涂有導電層的塑料制成，則添加一個EMI襯墊不會產生太多問題，但是設計人員必須考慮很多襯墊在導電表面上都會有磨損，通常金屬襯墊的鍍層表面更易磨損。隨著時間增長這種磨損會降低襯墊接合處的屏蔽效率，并給后面的制造商帶來麻煩。
如果屏蔽罩或墊片結構是金屬的，那么在噴涂拋光材料之前可加一個襯墊把墊片表面包住，只需用導電膜和卷帶即可。若在接合墊片的兩邊都使用卷帶，則可用機械固件對EMI襯墊進行緊固，例如帶有塑料鉚釘或壓敏粘結劑(PSA)的“C型”襯墊。襯墊安裝在墊片的一邊，以完成對EMI的屏蔽。
推廣開來說，不僅僅針對高頻電路，一般系統都需要進行屏蔽，這是因為結構本身存在一些槽和縫隙。所需屏蔽可通過一些基本原則確定，但是理論與現實之間還是有差別。例如在計算某個頻率下襯墊的大小和間距時還必須考慮信號的強度，如同在一個設備中使用了多個處理器時的情形。表面處理及墊片設計是保持長期屏蔽以實現EMC性能的關鍵因素。

4.3.2 濾波
濾波通常采用三種器件來實現：去耦電容、EMI濾波器和磁性元件。

4.3.2.1去耦電容
前面我們曾經分析過，當電路在很快的器件高低電平變換的時候，就會產生一系列的正弦諧波分量，這些正弦諧波分量就是我們所說的EMI成分，這些高頻諧波會通過和其他設備之間的耦合通道對其他設備造成電磁干擾。合理使用去耦電容就能起到很好的抑制電磁干擾的效果，實際的電容是可以等效圖1-4-6所示的模型：

圖1-4-6 電容的等效模型

圖1-4-7 去耦電容對抑制EMI的作用

4.3.2.2 EMI濾波器
EMI濾波一般是用在對電源線的濾波，它是用來隔離電路板或者系統內外的電源，它的作用是雙向的，即可以作為輸出濾波，也可以作為輸入濾波．EMI濾波器是由電感和電容組成。比較常見的幾種EMI濾波器有：穿心電容，L型濾波器，Ⅱ型濾波器，T型濾波器等。對于不同濾波器的選擇，我們通常是通過濾波器接入端的阻抗大小來決定。如果電源線兩端都為高阻，那么易選用穿心電容和Ⅱ型濾波器，但是Ⅱ型濾波器的衰減速度比穿心電容大；如果兩端阻抗相差比較大，適宜選擇L型濾波器，其中電感接入低阻如果兩端都為低阻抗，那么就選用T型濾波器。

4.3.2.3 磁性元件
磁性元件是由鐵磁材料構成的，有來抑制EMI，最常見的磁性元件有磁珠，磁環，扁平磁夾子。磁環和磁夾子一般用在連接線上，如圖1-4-8所示。

圖1-4-8磁性元件示意圖

圖1-4-9磁性元件的特性圖

4.3.3 接地
實際中，信號的基本接地方式有三種，浮地、單點接地和多點接地。

1．浮地
浮地就是指和公共地分開的接地。采用浮地的目的是為了將電路或者設備與公共地或可能引起環流的公共導線隔離開來。浮地還可以使不同電位的電路之間的配合變得簡單。由于浮地和其他公共地之間隔離開，所以，一般不會受到其他地上噪聲的影響，但是，卻容易在浮地上面形成靜電的堆積，時間長了就會形成靜電干擾。目前有種解決辦法是采用大電阻將接浮地設備和大地相連，能夠進行靜電釋放。

2．單點接地
單點接地是指在一個電路或者設備中，只有一個物理點被定義接地參考點，電路或者設備中所以的接地信號都接到這個接地點，由于所有的接地信號都接到一起，由于每個信號接地的距離不一樣，很容易使接地點的電平不穩定，而且，更為嚴重的一個問題是單點接地不適合高頻電路或者設備。因為在高頻下，信號波長很小，如果接地線的長度接近λ/4的時候，接地處會形成短路，反射系數為-1，信號會反射回來，達不到接地效果，所以，對于高頻電路，我們不提倡使用單點接地方式而使用多點接地方式。

3．多點接地
多點接地是指設備或電路中的各個接地都直接接到離它最近的接地平面上，以使得各個接地線的長度遠小于λ/4。多點接地的優點是比較簡單，而且接地線上出現的高頻駐波現象明顯減少。但是多點接地系統中的地線回路對系統提出了跟高的要求，保證各個接地點之間的穩定電平和低阻抗是必須注意的一個問題。

4．混合接地
由于單點接地和多點接地都存在各自的優缺點，所以，有很多情況下，系統內部將單點接地和多點接地兩種混合使用，也就是我們說的混合接地。先將電路中的所有電路接地特性進行分析、統計，將那些必須多點接地的使用多點接地，而其余的進行單點接地。示意圖1-4-10是一種混合接地的方式，對于直流，電容是開路的，電路是單點接地，對于射頻，電容是導通的電路是多點接地。

圖1-4-10混合接地示意圖

4.4 PCB設計中的EMI
前面我們從理論上分析了EMI的產生情況，并主要從系統設計方面考慮了很多實際采用的抑制EMI的手段和方式，這節里我們將針對高速PCB設計，來分析如何進行EMI控制。

4.4.1 傳輸線RLC參數和EMI
對于PCB板來說，PCB上的每一條走線都可以有用三個基本的分布參數來對它進行描述，即電阻，電容和電感。在EMI和阻抗的控制中，電感和電容的作用很大。
電容是電路系統存儲系統電能的元件。任何相鄰的兩條傳輸線之間，兩層PCB導電層之間以及電壓層和周圍的地平面之間都可以組成電容。在這些所有的電容中，傳輸線和它的回流電流之間組成的電容數值最大，也數量最多，因為任何的傳輸線，它都會在它的周圍通過某種導電物質形成回流。根據電容的公式：C=εs/(4kπd)，他們之間形成的電容的大小和傳輸線到參考平面的距離成反比，和傳輸線的直徑(橫截面積)成正比。我們都知道，如果電容的數值越大，那么他們之間存儲的電場能量也越多，換句話說，他往外部泄露系統能量的比率將更少，那么這個系統產生的EMI就會得到一定的抑制作用。

電感是電路系統中存儲周圍磁場能量的元件。磁場是由流過導體的電流產生的感生場。電感的數值表示它存儲導體周圍磁場的能力，如果磁場減弱，感抗就會變小，感抗變大的時候，磁場就會增大，那么對外的磁能量輻射也會變大，即EMI值越大。所以，如果系統的電感越小，那么就能對EMI進行抑制。在低頻情況下，如果導體變短，厚度變大，變寬的時候，導體的電感就會變小，而在高頻情況下，磁場的大小則和導線及其回流構成的閉環面積的函數，如果把導線與其回路靠近，由于回流和本身電流大小相等(在最佳回流狀態)方向相反，所以兩者產生的磁場就會相互抵消，降低了導體的感應電感，所以，保持導體上電流和其最佳回流路徑，能夠一定程度的減小EMI.
而在一個實際電路中，導線的電容和電感是融合為一體的，我們如果只分析電容或者只考慮電感都有些片面，所以我們引入阻抗。阻抗是傳輸線上輸入電壓對輸入電流的比率值(Z0=V/I)。導線和回路之間的阻抗是導線及其回路之間電感和電容的函數，阻抗ZO等于(L/C)1/2。
通過前面的分析和阻抗ZO的公式，從抑制EMI角度上來說，我們希望阻抗越小越好。當阻抗比較小即電容較大和電感較小的時候，我們只要保持電路的正常布線，使電流保持最佳回流路徑，就可以使EMI控制在最小。而當電容變小，電感變大，將會使系統屏蔽電磁場能量的能力下降，外泄電磁場能量增加，EMI變大。

4.4.2疊層設計抑制EMI
從前面的分析可以看到，低阻抗的參考平面在抑制EMI中起著至關重要的作用，因而我們在進行疊層設計時，應該特別注重參考平面層的安排。對于PCB板上的信號走線來說，好的分層應該是讓所有的信號層兩邊緊挨著電源層或者接地層；從電源來看，好的分層是應該把電源與接地層相鄰，且電源和接地層的距離盡可能的小，盡量保證電源和地層上的低阻抗。隨著信號頻率的不斷提高，一般只有6層板以上的多層PCB板才能起到良好的EMI抑制效果。下面，我們以6層板為例，對不同的PCB迭層設計方案的性能優劣做一些比較。

圖1-4-11 六層PCB的兩種典型疊層設計

4.4.3 電容和接地過孔對回流的作用
高速PCB設計中對于EMI的抑制是非常靈活的，設計者永遠不可能很完美地解決所有的EMI問題，只有從小處著手，從對各個細節的把握來達到整體抑制的效果，有時，往往一個看似微不足道的電容或過孔都能起著舉足輕重的作用。也許提到電容對EMI的抑制作用大家都比較熟悉，即利用電容的儲能濾波特性，穩定電壓，消除高次諧波，從而達到降低EMI的效果。在這節里，我們將重點分析一下電容和接地過孔在保證信號低阻抗回路中所起的作用，這也是多層PCB板設計中有效抑制EMI的重要方面之一。
多層PCB設計中，由于布線密度，拓補結構的要求，信號走線經常需要在層間切換，如果它所參考的地平面也發生變化，那么該信號的回流路徑將發生變化，從而產生一定的EMI問題，如圖1-4-12所示：

圖1-4-12 信號換層帶來的EMI問題

圖1-4-13 過孔或電容提供回流通路

4.4.4布局和走線規則

PCB板上器件的布局，可以按照下面幾個原則來進行：
1:按照器件的功能和類型來進行布局。對于功能相同或者相近的器件，放置在一個區域里面有利于減小他們之間的布線長度。而且還能防止不同功能的器件在一個小區域內形成干擾。
2:按照電源類型進行布局。這個是布局中最重要的一點，電源類型包括不同的電源電壓值，數字電路和模擬電路。按照不同電壓，不同電路類型，將他們分開布局，這樣有利于最后地的分割，數字地緊貼在數字電路下方，模擬地緊貼在模擬電路下方。這樣有利于信號的回流和兩種地平面之間的穩定。
3:關于共地點和轉換器的放置。由于電路中很可能存在跨地信號，如果不采取什么措施，就很可能導致信號無法回流，產生大量的共模和差模EMI。所以，布局的時候盡量要減少這種情況的發生，而對于非走不可的，可以考慮給模擬地和數字地選擇一個共地點，提供跨地信號的回流路徑。電路中有時還存在A/D或D/A器件，這些轉換器件同時由模擬和數字電源供電，因此要將轉換器放置在模擬電源和數字電源之間。

對于PCB的走線，我們這里建議如下一些措施來抑制EMI：
1:保證所有的信號尤其是高頻信號，盡可能靠近地平面(或其他參考平面)。
2:一般超過25MHz的PCB板設計時要考慮使用兩層(或更多的)地層。
3:在電源層和地層設計時滿足20H原則。如圖1-4-14

如圖1-4-14