抑制電子設備中電磁干擾的產生來源

電磁干擾廣泛存在于各類電子電氣設備中，各種電子電氣設備在工作時或多或少都會向外發射電磁波，這種電磁波會對整個設備正常工作造成干擾。在電子產品設計中由于對電磁兼容性的考慮不足，致使一些電氣和電子產品不合格，因此作者就該問題總結了一些應注意的要點。
　　
　　地線連接
　　
　　模擬和數字電路擁有獨立的電源和地線通路，盡量加寬這兩部分電路的電源與地線，或采用分開的電源層與接地層，以便減小電源與地線回路的阻抗，減小任何可能在電源與地線回路中的干擾電壓。
　　單獨工作的PCB的模擬地和數字地可在系統接地點附近單點匯接，如電源電壓一致，模擬和數字電路的電源在電源入口單點匯接，如電源電壓不一致，在兩電源較近處并-1～2μf的電容，給兩電源問的信號返回電流提供通路。
　　理想的地線是一個零阻抗，零電位的物理實體，它不僅是信號的參考點，而且電流流過時不會產生電壓降。在實際的電氣電子設備中，這種理想地線是不存在的，當電流流過地線時必然會產生電壓降。據此可根據地線中干擾形成機理可歸結為以下兩點，第一，減小低阻抗和電源饋線阻抗。第二，正確選擇接地方式和阻隔地環路，按接地方式來分有懸浮地、單點接地、多點接地、混合接地。如果敏感線的干擾主要來自外部空間或系統外殼，此時可采用懸浮地的方式加以解決，但是懸浮地設備容易產生靜電積累，當電荷達到一定程度后，會產生靜電放電，所以懸浮地不宜用于一般的電子設備。

PCB元器件布局要求
　　
　　電路元件和信號通路的布局必須最大限度地減少無用信號的相互耦合：
　　(1)低電子信號通道不能靠近高電平信號通道和無濾波的電源線，包括能產生瞬態過程的電路。
　　(2)高、中、低速邏輯電路在PCB上要用不同區域。
　　(3)安排電路時要使得信號線長度最小。
　　(4)保證相鄰板之間、同一板相鄰層面之間、同一層面相鄰布線之間不能有過長的平行信號線。
　　(5)電磁干擾(EMI)濾波器要盡可能靠近EMI源，并放在同一塊線路板上。
　　(6)DC／DC變換器、開關元件和整流器應盡可能靠近變壓器放置，以使其導線長度最小。
　　(7)盡可能靠近整流二極管放置調壓元件和濾波電容器。
　　(8)印制板按頻率和電流開關特性分區，噪聲元件與非噪聲元件要距離再遠一些。
　　(9)對噪聲敏感的布線不要與大電流，高速開關線平行。
　　
　　多層板設計
　　
　　在多層板設計中電源平面應靠近接地平面，并且安排在接地平面之下。這樣可以利用兩金屬平板問的電容作電源的平滑電容，同時接地平面還對電源平面上分布的輻射電流起到屏蔽作用；為了產生通量對消作用布線層應安排與整塊金屬平面相鄰；在中間層的印制線條形成平面波導，在表面形成微帶線，兩者傳輸特性不同；時鐘電路和高頻電路是主要的干擾和輻射源，一定要單獨安排、遠離敏感電路；所有的具有一定電壓的印制板都會向空間輻射電磁能量，為減小這個效應，印制板的物理尺寸都應該比最靠近的接地板的物理尺寸小20H，其中H是兩個印制板面的間距。按照一般典型印制板尺寸，20H一般為3mm左右，
　　為避免發生兩條印制線間距比較小時所引起的電磁串擾，應保持任何線條間距不小于2倍的印制線條寬度，即不小于2W，w為印制線路的寬度。
　　
　　設置去耦電容
　　
　　好的高頻去耦電容可以去除高到1GHZ的高頻成份。陶瓷片電容或多層陶瓷電容的高頻特性較好。設計印刷線路板時，每個集成電路的電源，地之間都要加一個去耦電容。去耦電容有兩個作用：一方面是本集成電路的蓄能電容，提供和吸收該集成電路開門關門瞬間的充放電能：另一方面旁路掉該器件的高頻噪聲。
　　
　　抑制線間的電磁耦合
　　
　　減小干擾源和敏感電路的環路面積。最好的辦法是使用雙絞線和屏蔽線，讓信號線與接地線(或載流回路)扭絞在一起，以便使信號與接地線(或載流回路)之間的距離最近；增大線間的距離，使得干擾源與受感應的線路之間的互感盡可能地小；如有可能，使得干擾源的線路與受感應的線路呈直角(或接近直角)布線，這樣可大大降低兩線路間的耦合；

其他一些降低噪聲與電磁干擾的方法
　　
　　(1)用地線將時鐘區圈起來，時鐘線盡量短。
　　(2)盡量為繼電器等提供某種形式的阻尼。
　　(3)使用滿足系統要求的最低頻率時鐘。
　　(4)時鐘產生器盡量靠近到用該時鐘的器件。石英晶體振蕩器外殼要接地。
　　(5)I／O驅動電路盡量靠近印刷板邊，讓其盡快離開印刷板。對進入印制板的信號要加濾波，從高噪聲區來的信號也要加濾波，同時用串終端電阻的辦法，減小信號反射。
　　(6)閑置不用的門電路輸入端不要懸空，閑置不用的運放正輸入端接地，負輸入端接輸出端。
　　(7)印制板盡量使用45度折線而不用90度折線布線以減小高頻信號對外的發射與耦合。
　　(8)時鐘、總線、片選信號要遠離I／O線和接插件。
　　(9)模擬電壓輸入線、參考電壓端要盡量遠離數字電路信號線，特別是時鐘。
　　對A／D類器件，數字部分與模擬部分寧可統一下也不要交叉。
　　(10)石英晶體下面以及對噪聲敏感的器件下面不要走線。
　　
　　結論
　　
　　在PCB設計中要處分考慮到各種干擾所產生的影響，完整的設計能夠有效擬制電磁干擾，縮短產品設計周期，提高系統穩定性和可靠性。