（原文來源 Jiefu Wu， Graser ；Cadence楷登PCB及封裝資源中心；在此特別鳴謝?。?/p>

　　文章旨在幫助EE、Layout人員在設計前期階段不需依靠SI/PI專家就能做初步的模擬分析，快速找出并排除常見信號/電源問題，提升設計質量和效率。

　　Reflection信號反射

　　現今電子產品復雜度越趨增加，信號速度越來越快，在信號傳輸的過程中，如果信號不斷反射便會對電子產品的運作造成影響，而這又與阻抗連續性以及阻抗匹配息息相關；而如何避免信號反射，除了在硬件設計時的規劃外，在PCB設計時間針對信號傳輸路徑進行分析和走線優化，并使傳輸信號的發送與接收端阻抗匹配，亦是確保產品性能良好的不二法門。

　　本篇將透過設計實例詳解如何使用Allegro? PCB Designer中的 IDA （In-Design Analysis， 設計同步分析） Reflection分析功能，在PCB 布線過程中同步進行信號反射分析，只要搭配零件模型的掛載，EE或Layout人員可以不需要倚靠SI人員，便能于設計中同步進行SI等級的信號反射分析，實時確認并修正PCB設計，降低失敗的機率，并且減少返工的時間。

　　本文重點

　　常見信號反射問題

　　Reflection分析挑戰

　　如何設計同步進行Reflection分析

　　零件模型設定訣竅

　　Reflection分析結果解析

　　1；什么是Reflection？PCB「信號傳輸線」上的意外回音

　　先前我們提到如何簡單的利用Impedance分析《微信內部鏈接》來確認PCB上傳輸線的特性阻抗，現在是時候挑戰巨人歌利亞，更深入地對信號做進一步分析了。

　　我們之前說到，將PCB上的信號線想象成自來水管，水在水管中流動。當水從比較寬的水管往下流動時，突然尾段水管變窄了，部分的水流無法繼續前進，那就會往回沖了。同樣的情況拿到PCB上來說，傳送端與接收端阻抗不匹配即會造成信號的反射，此時接收端會將一部分電壓反射回傳送端，造成傳輸線中正在傳送出去的信號與反射回來的信號彼此你儂我儂，互相干擾。此外，傳輸線經過貫孔或是連接器，以及參考地平面不連續，也均會造成信號反射。信號不穩定，系統運作就不正常。

　　想象你對著空無一人的空屋叫喊，竟然聽到不應該得到的響應，豈不嚇死人。

　　2

　　為什么需要Reflection分析？信號走線——失之毫厘、差之千里

　　一般在設計PCB時，Reflection（信號反射） 常于以下幾種情況發生：

　　傳送端與接收端阻抗不匹配。

　　信號線寬改變導致阻抗不連續。

　　傳輸線過孔或連接器導致阻抗不連續。

　　信號線參考的地平面（GND）有壕溝（Moat） 導致阻抗不連續。

　　以往EE / PCB Layout工程師在設計產品時，多半會沿用經驗法則，或是使用其他分析工具做基本確認。但最多時候會需要專業SI人員幫忙對PCB Layout做實際模擬，得到精確的結果之后，再針對異常處做修正。而這一來一往的討論與數據往返便耗費了許多時間；尤其在交期趕的時候，SI人員火大，EE / PCB Layout人員苦不堪言，交期延遲，客戶發飆。

　　PCB Layout上的走線千百條，需要注意的地方太多，尤其信號頻率越來越高，速度越來越快，有時候失之毫厘，差之千里，差那么一點點就會造成嚴重的影響；當客戶不斷要求修改設計的時候，有些細節更不能不注意，尤其是在會造成信號反射的部分。

　　在很多時候，Layout上的走線已做調整，貫孔的部分也做了初步確認，該加上的電阻/電容也加上了；但對于更高速敏感的信號，我們必須看得更深入。這時候便會需要進一步為零件掛上Models，進行分析時才能有零件的行為，并得到更為精確的結果，最后做細部的修正。

　　如果這些細部分析在PCB設計端便能夠執行，利用直觀的輔助分析工具幫助工程師實時分析、實時檢查、實時修正，將可大大減少錯誤發生的機會并減少各方討論的時間。交期不延遲，大家開心。

　　3

　　如何執行Reflection分析

　　現在Allegro中導入了Sigrity專業的仿真分析技術，將IDA （In-Design Analysis， 設計同步分析）帶入PCB設計流程之中，EE或Layout工程師只需再多掛載零件模型，就可以輕松實現SI等級的信號反射分析，預先掃除信號在線的意外回音！