根據 50 歐姆阻抗線寬進行布線，盡量從焊盤中心出線，線成直線，盡量走在表層。在需要拐彎的地方做成45 度角或圓弧走線，推薦在電容或電阻兩邊進行拐彎。如果遇到器件走線匹配要求的，請嚴 格按照datasheet上面的參考值長度走線。比如，一個放大管與電容 之間的走線長度(或電感之間的走線長度)要求等等。

1、通用做法

在進行PCB 設計時，為了使高頻電路板的設計更合理，抗干擾性能更好，應從以下幾方面考慮：

（1）合理選擇層數 在 PCB 設計中對高頻電路板布線時，利用中間內層平面作為電源和地線層，可以起到屏蔽的作用，有效降低寄生電感、縮短信號線長度、 降低信號間的交叉干擾。

（2）走線方式 走線必須按照 45°角拐彎或圓弧拐彎，這樣可以減小高頻信號的發射和相互之間的耦合。

（3）走線長度 走線長度越短越好，兩根線并行距離越短越好。

（4）過孔數量 過孔數量越少越好。

（5）層間布線方向 層間布線方向應該取垂直方向，就是頂層為水平方向，底層為 垂直方向，這樣可以減小信號間的干擾。

（6）敷銅 增加接地的敷銅可以減小信號間的干擾。

（7）包地 對重要的信號線進行包地處理，可以顯著提高該信號的抗干擾 能力，當然還可以對干擾源進行包地處理，使其不能干擾其他信號。

（8）信號線 信號走線不能環路，需要按照菊花鏈方式布線。

2、布線優先次序

關鍵信號線優先：摸擬小信號、高速信號、時鐘信號和同步信號等關鍵信號優先布線?
密度優先原則：從單板上連接關系最復雜的器件著手布線。從單板上連線 最密集的區域開始布線?
注意點：
a、盡量為時鐘信號、高頻信號、敏感信號等關鍵信號提供專門的布線層，并保證其最小的回路面積。必要時應采取手工優先布線、屏蔽和加大安全間距等方法。保證信號質量。?
b、電源層和地層之間的EMC環境較差，應避免布置對干擾敏感的信號。
c、有阻抗控制要求的網絡應盡量按線長線寬要求布線。

3、時鐘的布線

時鐘線是對EMC 影響最大的因素之一。在時鐘線上應少打過孔，盡量避免和其它信號線并行走線，且應遠離一般信號線，避免對信號線的干擾。同時應避開板上的電源部分，以防止電源和時鐘互相干擾。
如果板上有專門的時鐘發生芯片，其下方不可走線，應在其下方鋪銅，必要時還可以對其專門割地。對于很多芯片都有參考的晶體振蕩器，這些晶振下方也不應走線，要鋪銅隔離。

4、直角走線

直角走線一般是PCB布線中要求盡量避免的情況，也幾乎成為衡量布線好壞的標準之一，那么直角走線究竟會對信號傳輸產生多大的影響呢？從原理上說，直角走線會使傳輸線的線寬發生變化，造成阻抗的不連續。其實不光是直角走線，頓角，銳角走線都可能會造成阻抗變化的情況。
直角走線的對信號的影響就是主要體現在三個方面：
一是拐角可以等效為傳輸線上的容性負載，減緩上升時間；
二是阻抗不連續會造成信號的反射；
三是直角尖端產生的EMI。

5、銳角

（1）對于高頻電流來說，當導線的拐彎處呈現直角甚至銳角時，在靠近彎角的部位，磁通密度及電場強度都比較高，會輻射較強的電磁波，而且此處的電感量會比較大，感抗便也比鈍角或圓角要大一些。

（2）對于數字電路的總線布線來說，布線拐彎呈現鈍角或圓角，布線所占的面積比較小。在相同的線間距條件下，總的線間距所占的寬度要比直角拐彎的少0.3倍。

?

?

?

?

6、差分走線

參看：差分布線和阻抗匹配

差分信號（Differential Signal）在高速電路設計中的應用越來越廣泛，電路中最關鍵的信號往往都要采用差分結構設計.定義:通俗地說，就是驅動端發送兩個等值、反相的信號，接收端通過比較這兩個電壓的差值來判斷邏輯狀態“0”還是“1”。而承載差分信號的那一對走線就稱為差分走線。

差分信號和普通的單端信號走線相比，最明顯的優勢體現在以下三個方面： ? ? ?a.抗干擾能力強，因為兩根差分走線之間的耦合很好，當外界存在噪聲干擾時，幾乎是同時被耦合到兩條線上，而接收端關心的只是兩信號的差值，所以外界的共模噪聲可以被完全抵消。 ? ? b.能有效抑制EMI，同樣的道理，由于兩根信號的極性相反，他們對外輻射的電磁場可以相互抵消，耦合地越緊密，泄放到外界的電磁能量越少。

c.時序定位精確，由于差分信號的開關變化是位于兩個信號的交點，而不像普通單端信號依靠高低兩個閾值電壓判斷，因而受工藝，溫度的影響小，能降低時序上的誤差，同時也更適合于低幅度信號的電路。目前流行的LVDS（low voltage differential signaling）就是指這種小振幅差分信號技術。

對于PCB工程師來說，最關注的還是如何確保在實際走線中能完全發揮差分走線的這些優勢。也許只要是接觸過Layout的人都會了解差分走線的一般要求，那就是“等長、等距”。 等長是為了保證兩個差分信號時刻保持相反極性，減少共模分量；等距則主要是為了保證兩者差分阻抗一致，減少反射。“盡量靠近原則”有時候也是差分走線的要求之一。

7、蛇形線

蛇形線是Layout中經常使用的一類走線方式。其主要目的就是為了調節延時，滿足系統時序設計要求。設計者首先要有這樣的認識：蛇形線會破壞信號質量，改變傳輸延時，布線時要盡量避免使用。但實際設計中，為了保證信號有足夠的保持時間，或者減小同組信號之間的時間偏移，往往不得不故意進行繞線。

注意點: 成對出現的差分信號線，一般平行走線，盡量少打過孔，必須打孔時，應兩線一同打孔，以做到阻抗匹配。 相同屬性的一組總線，應盡量并排走線，做到盡量等長。從貼片焊盤引出的過孔盡量離焊盤遠些。

9、電源、地線的處理

既使在整個PCB板中的布線完成得都很好，但由于電源、 地線的考慮不周到而引起的干擾，會使產品的性能下降，有時甚至影響到產品的成功率。所以對電、地線的布線要認真對待，把電、地線所產生的噪音干擾降到最低限度，以保證產品的質量。

對每個從事電子產品設計的工程人員來說都明白地線與電源線之間噪音所產生的原因， 現只對降低式抑制噪音作以表述：

（1）眾所周知的是在電源、地線之間加上去耦電容。 （2）盡量加寬電源、地線寬度，最好是地線比電源線寬，它們的關系是：地線＞電源線＞信號線，通常信號線寬為：0.2～0.3mm,最細寬度可達0.05～0.07mm,電源線為1.2～2.5 mm 對數字電路的PCB可用寬的地導線組成一個回路, 即構成一個地網來使用(模擬電路的地不能這樣使用) （3）用大面積銅層作地線用,在印制板上把沒被用上的地方都與地相連接作為地線用。或是做成多層板，電源，地線各占用一層。

對于導通孔密集的區域，要注意避免孔在電源和地層的挖空區域相互連接，形成對平面層的分割，從而破壞平面層的完整性，并進而導致信號線在地層的回路面積增大。?

地線回路規則：

環路最小規則，即信號線與其回路構成的環面積要盡可能小，環面積越小，對外的輻射越少，接收外界的干擾也越小。?

器件去耦規則：?

A. 在印制版上增加必要的去耦電容，濾除電源上的干擾信號，使電源信號穩定。在多層板中，對去耦電容的位置一般要求不太高，但對雙層板，去耦電容的布局及電源的布線方式將直接影響到整個系統的穩定性，有時甚至關系到設計的成敗。? B. 在雙層板設計中，一般應該使電流先經過濾波電容濾波再供器件使用。? C. 在高速電路設計中，能否正確地使用去耦電容，關系到整個板的穩定性。?

10、數字電路與模擬電路的共地處理

現在有許多PCB不再是單一功能電路（數字或模擬電路），而是由數字電路和模擬電路混合構成的。因此在布線時就需要考慮它們之間互相干擾問題，特別是地線上的噪音干擾。

數字電路的頻率高，模擬電路的敏感度強，對信號線來說，高頻的信號線盡可能遠離敏感的模擬電路器件，對地線來說，整人PCB對外界只有一個結點，所以必須在PCB內部進行處理數、模共地的問題，而在板內部數字地和模擬地實際上是分開的它們之間互不相連，只是在PCB與外界連接的接口處（如插頭等）。數字地與模擬地有一點短接，請注意，只有一個連接點。也有在PCB上不共地的，這由系統設計來決定。

11、信號線布在電（地）層上??

在多層印制板布線時，由于在信號線層沒有布完的線剩下已經不多，再多加層數就會造成浪費也會給生產增加一定的工作量，成本也相應增加了，為解決這個矛盾，可以考慮在電（地）層上進行布線。首先應考慮用電源層，其次才是地層。因為最好是保留地層的完整性。

12、大面積導體中連接腿的處理? ?

在大面積的接地（電）中，常用元器件的腿與其連接，對連接腿的處理需要進行綜合的考慮，就電氣性能而言，元件腿的焊盤與銅面滿接為好，但對元件的焊接裝配就存在一些不良隱患如：①焊接需要大功率加熱器。②容易造成虛焊點。所以兼顧電氣性能與工藝需要，做成十字花焊盤，稱之為熱隔離（heat shield）俗稱熱焊盤（Thermal），這樣，可使在焊接時因截面過分散熱而產生虛焊點的可能性大大減少。多層板的接電（地）層腿的處理相同。

13、布線中網絡系統的作用

在許多CAD系統中，布線是依據網絡系統決定的。網格過密，通路雖然有所增加，但步進太小，圖場的數據量過大，這必然對設備的存貯空間有更高的要求，同時也對象計算機類電子產品的運算速度有極大的影響。而有些通路是無效的，如被元件腿的焊盤占用的或被安裝孔、定們孔所占用的等。網格過疏，通路太少對布通率的影響極大。所以要有一個疏密合理的網格系統來支持布線的進行。

標準元器件兩腿之間的距離為0.1英寸(2.54mm),所以網格系統的基礎一般就定為0.1英寸(2.54 mm)或小于0.1英寸的整倍數，如：0.05英寸、0.025英寸、0.02英寸等。

14、設計規則檢查（DRC）

布線設計完成后，需認真檢查布線設計是否符合設計者所制定的規則，同時也需確認所制定的規則是否符合印制板生產工藝的需求，一般檢查有如下幾個方面：

（1）線與線，線與元件焊盤，線與貫通孔，元件焊盤與貫通孔，貫通孔與貫通孔之間的距離是否合理，是否滿足生產要求。 （2）電源線和地線的寬度是否合適，電源與地線之間是否緊耦合（低的波阻抗）？在PCB中是否還有能讓地線加寬的地方。 （3）對于關鍵的信號線是否采取了最佳措施，如長度最短，加保護線，輸入線及輸出線被明顯地分開。 （4）模擬電路和數字電路部分，是否有各自獨立的地線。 （5）后加在PCB中的圖形（如圖標、注標）是否會造成信號短路。 （6）對一些不理想的線形進行修改。 （7）在PCB上是否加有工藝線？阻焊是否符合生產工藝的要求，阻焊尺寸是否合適，字符標志是否壓在器件焊盤上，以免影響電裝質量。 （8）多層板中的電源地層的外框邊緣是否縮小，如電源地層的銅箔露出板外容易造成短路。?

15、檢查3W、3H原則

為了減少線間串擾，應保證線間距足夠大，當線中心間距不少于3倍線寬時，則可保持70%的電場不互相干擾，稱為3W規則。如要達到98%的電場不互相干擾，可使用10W的間距。

（1）時鐘、復位、100M以上信號以及一些關鍵的總線信號等與其他信號線布線必須滿足3W原則，同層和相鄰層無較長平行走線，且鏈路上過孔盡量少。

（2）高速信號的過孔數量問題，有些器件指導書上一般對高速信號的過孔數量要求比較嚴格，咨詢互連的原則的是除了必須的管腳fanout過孔外，嚴禁在內層打多余的過孔，他們布過8G的PCIE 3.0的走線，也打過4個過孔，沒有問題。

（3）同層時鐘及高速信號中心距需嚴格滿足3H（H為走線層到回流平面間距）；相鄰層的信號嚴禁重疊，建議也滿足3H的原則，關于上述的串擾問題，有工具可以檢查的。

主要是為了防止不同工作頻率的模塊之間的互相干擾，同時盡量縮短高頻部分的布線長度。 對混合電路，也有將模擬與數字電路分別布置在印制板的兩面，分別使用不同的層布線，中間用地層隔離的方式。?

編輯：黃飛

?