PCB設計中布線的要點總結

PCB布線工作對于很多工程師來講就是連連看，而且還是一項非常枯燥乏味的工作。這其實只是一個初級的認知，一位優秀的PCB設計工程師還是能做很多工作并能解決很多產品設計中的問題的。本文結合一些大廠的設計規則以及部分的技術文章，將分享一些PCB設計中布線的要點，僅供參考。

1、通用做法

在進行PCB 設計時，為了使高頻、高速、模擬電路板的設計更合理，抗干擾性能更好，應從以下幾方面考慮：

（1）合理選擇層數；在 PCB 設計中對高頻、高速電路板布線時，利用中間內層平面作為電源和地線層，可以起到屏蔽的作用，能有效降低寄生電感；還可以降低信號間的交叉干擾。

（2）走線方式；走線按照 45°角拐彎或圓弧拐彎，這樣可以減小高頻、高速信號的反射和相互之間的耦合。

（3）走線長度；沒有特殊要求的情況下，走線長度越短越好（有損耗要求的要根據實際情況而定）；相鄰布線時，線與線之間并行距離越短越好。

（4）過孔設計以及數量；過孔設計時，要注意盡量使過孔的阻抗與傳輸線的阻抗相互一致或者盡量一致；同時。過孔數量越少越好，因為過孔很容易引起阻抗不連續。

（5）相鄰層間布線方向；層間布線方向應該取垂直方向，就是上一層為水平方向，相鄰的層為垂直方向，這樣可以減小信號間的干擾。

（6）包地；很多時候，工程師都認為對重要的信號線進行包地處理，可以顯著提高該信號的抗干擾能力，但是一定要注意避免包地引入新的問題，比如是否導致空間變小，或者阻抗發生了變化。當然，還可以對干擾源進行包地處理，使其不能干擾其它信號。高速PCB設計時，保護地線要還是不要，這是個問題？

（7）信號線；信號走線不能環路，減少環路引入噪聲。

2、布線優先次序

關鍵信號線優先：摸擬小信號、高速信號、時鐘信號和同步信號等關鍵信號優先布線

密度優先原則：從單板上連接關系最復雜的器件著手布線。從單板上連線最密集的區域開始布線

**注意點：
**
a、盡量為時鐘信號、高頻信號、敏感信號等關鍵信號提供專門的布線層，并保證其最小的回路面積。必要時應采取手工優先布線、屏蔽和加大安全間距等方法。保證信號質量。

b、電源層和地層之間的EMC環境較差，應避免布置對干擾敏感的信號。

c、有阻抗控制要求的網絡應盡量按線長線寬要求布線。

3、時鐘的布線

時鐘線是對EMC 影響最大的因素之一。在時鐘線上應少打過孔，盡量避免和其它信號線平行走線，且應遠離噪聲源或者熱源，避免對信號線的干擾。同時應避開板上的電源部分，以防止電源和時鐘互相干擾。

如果板上有專門的時鐘發生芯片，其下方不可走線，應在其下方鋪銅，必要時還可以對其專門割地。對于很多芯片都有參考的晶體振蕩器，這些晶振下方也不應走線，要鋪銅隔離。

(1)時鐘驅動器布局在PCB中心而非電路板外圍，布局盡量靠近，走線圓滑、短，非直角、非T形。

(2)避免時鐘之間、與信號之間的干擾，避免幾種信號平行布線，必要時采用GND屏蔽層包裹隔離，不同時鐘或信號之間間距盡量遠。

(3) 時鐘信號盡量不采用跨界分割平面。

(4) 如果是差分時鐘線，一定要注意等長。

(5)時鐘晶振: 時鐘線先經過負載電容，再到達晶振，周圍打孔，GND屏蔽.

(6) 同源時鐘: 時鐘線的并聯匹配電阻靠近負載芯片，串聯電阻靠近時鐘芯片或者CPU。

4、直角走線

直角走線一般是PCB布線中要求盡量避免的情況，也幾乎成為衡量布線好壞的標準之一，那么直角走線究竟會對信號傳輸產生多大的影響呢？從原理上說，直角走線會使傳輸線的線寬發生變化，造成阻抗的不連續。

其實不光是直角走線，頓角，銳角走線都可能會造成阻抗變化的情況。

直角走線的對信號的影響主要體現在三個方面：

一是拐角可以等效為傳輸線上的容性負載，減緩上升時間；二是阻抗不連續會造成信號的反射；三是直角尖端產生的EMI。

5**、差分走線**

差分信號在高速電路設計中的應用越來越廣泛，電路中絕大多數的信號都采用了差分線結構。

使用差分線是為了抗干擾，從兩個角度可以說明它的優點。

第一，在相同電平幅度的信號中，差分線的峰峰值是單端線的兩倍。

第二，在相同的電路環境中，由于單端走線參考的是地平面，對于外界的干擾，受到的影響和地平面上受到的同一干擾表現差異很大，導致它在走線上的干擾和回流路徑中的干擾無法相互抵消（單端走線電壓基準為地平面）；而差分線由于是平行等長走線，在相同的電路環境中，兩條走線的耦合度很高，在受到同一干擾源時，兩天線上的干擾程度接近，而差分線電壓基準點為對應的另外一條走線，而不是地平面，對于共模干擾有較好的抑制能力。

差分線想要更高的抗干擾能力，來獲得低的誤碼率，提升傳輸速率，但他需要比單端線對一條額外的線作為信號的回流線。所以，只有在追求更高的傳輸速率或者更強的抗干擾能力的設計中才會不惜增加傳輸線的數量來保證傳輸的速率和更強的抗干擾能力。

對于PCB工程師來說，在設計差分傳輸線的時候就要做好差分對內的等長以及阻抗的一致性（等間距）。

等長是為了保證兩個差分信號時刻保持相反極性，減少共模分量；等距則主要是為了保證兩者差分阻抗一致，減少反射。至于平常大家所說的緊耦合還是松耦合，要視情況而定。差分對緊耦合真的比松耦合好嗎？

6、蛇形線

蛇形線是Layout中經常使用的一類走線方式。其主要目的就是為了調節傳輸線延時，尤其是為了滿足傳輸線的對內或者對間等長，或者是為了滿足系統時序的要求而針對性的設計。

7、電源、地線的處理

既使在整個PCB板中的布線完成得都很好，但由于電源、地線的考慮不周到而引起的干擾，會使產品的性能下降，有時甚至影響到產品的成功率。所以對電源、地線的布線要認真對待，把電源、地線所產生的噪音干擾降到最低限度，以保證產品的質量。

地線和電源線的PCB布線規則如下：

1、在電源、地線之間加上去耦電容。

2、盡量加寬電源線、地線寬度，最好使地線比電源線寬。

3、在高速數字電路的PCB中使用寬的地線組成一個回路，最好有一個完整的地平面來參考。模擬電路的地不能這樣使用。

4、用大面積銅層作地線，在印制板上把沒被用上的地方都與地相連接作為地線用，或是做成多層板，電源和地線各占用一層。

5、對于導通孔密集的區域，要注意避免孔在電源和地層的挖空區域相互連接，形成對平面層的分割，從而破壞平面層的完整性，并進而導致信號線在地層的回路面積增大。

地線回路規則：

地線環路盡量小，即信號線與其回路構成的環面積要盡可能小，環面積越小，對外的輻射越少，接收外界的干擾的噪聲也越小。

**去耦電容規則： **

A. 在PCB上增加必要的去耦電容，濾除電源上的干擾信號，使電源信號穩定。去耦電容的布局及電源的布線方式將直接影響到整個系統的穩定性，有時甚至關系到設計的成敗。

B. 在PCB設計中，一般應該使電流先經過濾波電容濾波，再供器件使用。

C. 在高速電路設計中，能否正確地使用去耦電容，關系到整個板的穩定性。

8、數字電路與模擬電路的共地處理

現在有許多PCB不再是單一功能電路（數字或模擬電路），而是由數字電路和模擬電路混合構成的。因此在布線時就需要考慮它們之間互相干擾問題，特別是地線上的噪音干擾。

數字電路的頻率高，模擬電路的敏感度強，對信號線來說，高頻的信號線盡可能遠離敏感的模擬電路器件，對地線來說，整個PCB對外界只有一個結點，所以必須在PCB內部處理數、模共地的問題，而在板內部數字地和模擬地實際上是分開的，它們之間互不相連，只是在PCB與外界連接的接口處（如插頭等）。數字地與模擬地有一點短接，請注意，只有一個連接點。也有在PCB上不共地的，這由系統設計來決定。

9、信號線布在電源或者地平面上

在多層PCB布線時，由于在信號線層沒有布完的線剩下已經不多，再多加層數就會造成浪費也會給生產增加一定的工作量，成本也相應增加了，為解決這個矛盾，可以考慮在電源和地平面層上進行布線。首先應考慮用電源層，其次才是地層。因為最好是保留地平面的完整性。

10、?設計規則檢查（DRC）

布線設計完成后，需認真檢查布線設計是否符合設計者所制定的規則，同時也需確認所制定的規則是否符合印制板生產工藝的需求，一般檢查有如下幾個方面：

（1）線與線，線與元件焊盤，線與貫通孔，元件焊盤與貫通孔，貫通孔與貫通孔之間的距離是否合理，是否滿足生產要求。

（2）電源線和地線的寬度是否合適？電源與地平面之間是否緊耦合？

（3）對于關鍵的信號線是否采取了最佳措施，如長度、加保護線、發送（TX）線及接收（RX）線的距離（有的要求分層布線）等等。

（4）模擬電路和數字電路部分，是否有各自獨立的地線或者其如何連接。

（5）在PCB上是否加有工藝線？阻焊是否符合生產工藝的要求，阻焊尺寸是否合適，字符標志是否壓在器件焊盤上，以免影響電裝質量。

（6）多層板中的電源地層的外框邊緣是否縮小，如電源地層的銅箔露出板外容易造成短路。

11、檢查3W、3H原則

3W原則就是指信號線與信號線之間的中心間距為線寬的3倍。