作者：Kris Moyer

晶片尺寸縮小時會發生什么情況？正如設計指導老師和Kris Moyer所闡述的那樣，會發生多種情況。不斷縮小的硅尺寸可能意味著信號速度及上升時間的增加，而傳統的PCB設計師可能會發現自己在處理以前只有射頻工程師才會遇到的問題。

我們特別邀請了Kris Moyer簡述硅尺寸縮小的利弊，以及PCB設計師和設計工程師在進入射頻領域時需要了解的技術方法和權衡。

Andy Shaughnessy：本期主題是不斷縮小的硅尺寸對PCB信號完整性和EMI的影響。那么，晶片尺寸縮小，PCB設計師需要了解什么？

Kris Moyer：基本上，當晶片尺寸縮小時發生的主要情況是，它會縮小晶片內晶體管的通道長度。它有效地提高了電路的速度，意味著減少了上升時間或下降時間。但是，此時不得不處理類似射頻設計中的走線、幾何圖形和傳輸線問題。

幾十年來，我們一直認為射頻設計是小眾領域，需要處理所有和波和場相關的問題。數字設計聚焦上升時間，而不是頻率。哪個驅動因素，即關鍵因素，導致了所有這些高速設計的需求？頻率成分是什么？

傅里葉定理中，任何波形：方波、三角波、鋸齒波，都可以被重新創建為足夠數量的正弦波和足夠高諧波的余弦波的疊加。取一個基本頻率，1千赫。有A1、A3、A5和A10千赫。疊加所有這些諧波，最終會得到方波。那么，方波需要多方？這是一個讓很多設計師感到困惑的部分。

當探討上升時間時，我們真正關注的是方波，數字信號，從邏輯0變為邏輯1所需的時間。隨著晶片的縮小，時間也會縮短。大約20年前，上升時間和下降時間是5~10納秒的倍數。信號從邏輯0變為邏輯1需要5~10納秒。只需要探究上升時間快至0.25納秒，即16納米的FPGA。

一些大型電信公司的朋友正在研究下一代硅，硅的工作速度將為5納米、3納米和2納米，未來將會低于100皮秒。它的上升時間不是0.25納秒，而是0.1納秒和0.05納秒。硅的上升時間如此之快，以至于我們需要創建從A0到A1的垂直方形邊緣所需的諧波數量，意味著傅里葉級數中疊加所涉及的頻率高達數千兆赫的頻率成分。這意味著需要在射頻頻率范圍內設計。

Shaughnessy：即使你不是射頻專家，也需要處理射頻問題。

Moyer：設計中的頻率與射頻設計的頻率相同，必須處理趨膚效應和有損耗的傳輸線模型。過去只為射頻技術人員使用的高頻率設計，現在正在影響數字和模擬技術，盡管對模擬技術影響不大。但是，應對這些快速上升時間的數字工程師現在必須考慮所有這些高頻RF成分。

我認為很多工程師都沒有意識到，用傅里葉級數，這種轉換，需要有足夠的成分來產生如此快的方波。基本上，表明頻率成分是存在的。但我不在乎時鐘頻率是什么。頻率成分存在于方波中，因為硅尺寸已經縮小，這意味著邊緣速率的DI/DT現在包含了這個頻率成分，無論是否想要，這是設計師需要了解和充分概念化的最大問題。簡而言之，頻率含量的存在僅僅是因為硅尺寸的縮小。

Shaughnessy：他們現在意外地成為了射頻工程師。

Moyer：差不多是這樣。就在20到30年前，也許頻率是100兆赫，用相當簡單的設計規則仍然可以完成設計。由于這些邊緣速率而發生的另一個大問題是我們所稱的過渡電氣長度，即信號在從A0主動變化到A1時沿傳輸線傳播的距離。距離也縮小了，這是數字設計的另一個問題。

過去，只要信號向下傳播的走線長度短于信號在切換邊緣傳播的距離，就不會有太多的數字信號布線問題。沒有明顯的反射問題，因為在積極地驅動信號，在積極地向傳輸線投入能量，或從傳輸線中取出能量。這種主動驅動將可克服任何反射或串擾、上升時間等。同樣，在A1納秒的邊緣速率和4.0的介電常數下，得到了大約6英寸的走線，在電路板上，這是相當長的距離，為四分之一納秒。現在必須開始處理端接技術、避免串擾以及所有這些技術問題，因為晶片已經縮小，所以切換邊緣變得更快。

Shaughnessy：所以，聽起來“通常”PCB設計師需要在設計周期開始之前就意識到所有這些潛在的陷阱。設計師可以做些什么來提前了解這些信息？

Moyer：第一步：假設電路板上有數字芯片，就會有信號完整性問題，必須采用適當的信號完整性和設計分析方法。根據疊層，決定傳播速度和過渡電氣長度，并設置適當的串聯端接。這需要電路板工程師和電路工程師合作。

如果貴公司沒有專門的信號完整性分析工程師，電氣工程師應能夠進行信號完整性分析，以確定適當的串聯端接電阻值。并行要求是什么？假設在把第一條走線放在PCB上之前，就要考慮這些要求。假設存在信號完整性相關問題，據此創建并定義所有設計規則。

Nolan Johnson：正如你所說，這不是真正的黑魔法。

Moyer：關于這個主題，Howard Johnson博士撰寫了很棒的教科書：《高速數字設計：黑魔法手冊》。他將自己的書命名為“黑魔法”，因為在早期，人們對這一切都不太了解。這些結構是什么樣子的？設計師真正需要理解的重點是，需要停止從二維角度思考電路板結構。我們需要開始將它們視為3D結構，考慮Z軸與平面的分離。走線邊緣有邊緣電容這一事實呢？走線有一條垂直的邊緣；它不僅僅是扁平的走線，盡管這是我們繪制它的方式。在CAD工具中，真的需要開始將板上的所有結構視為3D結構。這些3D結構的物理性質是什么？它們在高頻下會如何表現？

Shaughnessy：誰是這個領域的知名導師？誰寫過這方面的書？

Moyer：就作者而言，有4位主要專家。我已經提到Howard Johnson。《速度邊緣》的作者Lee Ritchey是一位杰出的權威和信號完整性導師和作者。Doug Brooks已經寫了很多關于這方面的書， Eric Bogatin也寫過很多關于該主題的書。

還有Rick Hartley，他也在展會舉辦過許多信號完整性課程，以及專業發展課程。我認為這5位是信號完整性方面的專家。我有他們撰寫的所有課程，我自己也經常參考這些課本。

Johnson：Kris，你有什么想要補充的內容嗎？

Moyer：我想說硅不是新領域，隨著硅尺寸不斷縮小，人們對此關注度不斷增加。這點將越來越明顯，并且絕對是所有設計師和工程師都需要認真對待和處理的。因為經驗法則不再占據主導地位，20年前的事實如今已不復存在。

編輯：黃飛