為什么有時在PCB走線上串個電阻呢？

由于電信號在PCB上傳輸，我們在PCB設計中可以把PCB走線認為是信號的通道。當這個通道的深度和寬度發生變化時，特別是一些突變時，都會產生反射。此時，一部分信號繼續傳播，一部分信號就可能反射。而我們在設計的過程中，一般都是控制PCB的寬度。

所以，我們可以把信號走在PCB走線上，假想為河水流淌在河道里面。當河道的寬度發生突變時，河水遇到阻力自然會發生反射、旋渦等現象。

一樣的，信號在PCB上走線當遇到PCB的阻抗突變了，信號也會發生反射。我們以光的反射類比信號的反射。光的反射，指光在傳播到不同物

質時，在分界面上改變傳播方向，返回原來物質中的現象。光在碰到介質界面時，存在折射和反射。光線在臨界面上的反射率僅與介質的物理性能、光線的波長以及入射角相關。同樣的，信號/電磁波在傳輸過程中，一旦傳輸線瞬時阻抗發生變化，那么就將發生反射。信號的反射有一個參數叫做反射系數（ρ），計算公式如式。

式中，Z1為變化前的阻抗；Z2為變化后的阻抗。假設PCB線條的特性阻抗為50Ω，傳輸過程中遇到一個理想的100Ω的貼片電阻接地，那么反射系數運用公式計算得到：

信號有1/3被反射回源端。反射系數ρ計算公式的推導過程，此處不展開。

信號沿傳輸線向前傳播時，每時每刻都會可能發生阻抗變化，如PCB走線寬度變化，PCB厚度變化，換層，電阻，電容，電感，過孔，PCB轉角，接插件，器件管腳；這個阻抗可能是傳輸線本身的，也可能是中途或末端其他元件的。

對于信號來說，它不會區分到底是什么，信號是否反射，只會根據阻抗而變化。如果阻抗是恒定的，那么它就會正常向前傳播，只要阻抗發生了變化，不論是什么引起的，信號都會發生反射。

不管是COMS電路還是SSTL電路，抑或是射頻電路，電路設計工程師希望整個傳輸鏈路阻抗都是一致的，最理想的情況就是源端、傳輸線和負載端都一樣。

但是實際總是事與愿違，因為發送端的芯片內阻通常會比較小，而傳輸線的阻抗又是50Ω，這就造成了不匹配，使信號發生反射。這種情況在并行總線和低速信號電路中常常出現，而通常對于高速SerDes電路而言，芯片內阻與差分傳輸線的阻抗是匹配的。

如果確實出現了阻抗不匹配，通常的做法是在芯片之外采用電阻端接匹配來實現阻抗一致性。常用的端接方式有源端端接、終端并聯端接、戴維寧端接、RC 端接、差分端接等。那端接電阻要使用幾顆？端接電阻怎么放置？阻值是選擇多大呢？

1）點對點拓撲結構

在介紹端接之前，先了解下電路的拓撲結構。電路的拓撲是指電路中各個元件之間的連接關系。常見的電路拓撲結構包括點對點的拓撲、星型拓撲、T型拓撲、菊花鏈拓撲等，最簡單的拓撲就是點對點拓撲結構的連接設計。

點對點設計也是最常見的電路拓撲設計，尤其是在高速電路中幾乎都是點對點的連接設計。點對點雖然簡單，但是這種拓撲設計限制了帶負載的數量。點對點設計，由于驅動端的內部阻抗與傳輸線的阻抗常常不匹配，很容易就會形成信號反射，使信號失真。這就是一個信號完整性問題。

如圖所示是點對點的拓撲結構，由驅動端、傳輸線和接收端組成。

點對點無端接拓撲結構

在這個電路拓撲中，其接收端的信號波形如圖所示。

點對點無端接的信號波形

從波形上分析，信號在高電平時穩定電壓在1.8V，但是最大值達到了2.619V，有819mV的過沖；最小值達到了-731mV，低于0V達到了731mV。這種情況在電路設計中需要盡量避免，因為這么大的過沖很容易損毀芯片，即使不損毀，也存在可靠性的問題。

所以，在設計中需要把過沖降低，盡量保證電壓幅值在電路可接受的范圍內，如此案例盡量保證滿足1.8V+/-5%。這時就需要通過端接電阻來改善信號質量。

2）源端端接

源端端接設計也叫串聯端接設計，是一種常用的端接設計。端接方式是只在芯片端出來之后添加一顆端接電阻，盡量靠近輸出端。在此電路結構中，關鍵的是加多大阻值的電阻，需要根據電路的實際情況進行仿真或計算確認。計算的原則是源端阻抗Rs與所加端接電阻R0的值等于傳輸線的阻抗Z0 。在前面的點對點拓撲結構中，加入端接電阻值為33Ω的R1 ，其電路拓撲結構如圖所示。