1. 在地平面上走高速信號線

根據經驗，在信號走線下方有一個地平面是最有益的。為獲得最佳效果，設計人員應至少采用四層 PCB。四層 PCB 允許將內層之一用于完整的接地層。接地層是一片銅，形成 PCB 的其中一層，并覆蓋 PCB 一層的整個區域。這可確保 PCB 中任意兩個接地點之間的阻抗最小。永遠不應通過在其中布線任何軌道來破壞該地平面。

當最靠近地平面的外層用于安裝所有高速組件時，如使用微帶線或共面走線的 RF 組件。另一側用于安裝不太重要的組件。第二個內層用于電源層。電源層盡可能大以降低阻抗。

圖1：四層PCB結構

在成本最小化方面，雙面 PCB 可能是正確的選擇。實現這一點是相當困難的。當需要在同一區域內的 PCB 兩側布線時，不再保證良好的接地層。唯一的解決方案是在通過大量過孔互連的走線兩側實施接地層，如圖 (2) 所示。

圖 2：顯示用于縫合接地層的過孔的 PCB

當地平面在頂層和底層之間共享時，設計雙面 PCB 變得復雜。設計人員應確保在最關鍵的部分下至少有一個完整的地平面。頂部必須盡可能多地用于布線，底部有幾條走線。需要大量互連通孔來互連頂部和底部接地。最重要的是，走線不應與兩層板另一側的高速走線交叉。

在危急情況下有時會實施分離地平面。例如，邏輯部分的地平面和模擬組件的地平面，連接在一個點上。

這個概念是為了減少模擬地平面中的噪聲。可悲的是，準確地實現這樣的想法是非常具有挑戰性的。特別是，然后必須將所有從一個區域到另一個區域的走線完全排布在該互連點上方，如圖 (3) 所示。如果不是，那么這些走線將充當天線，發送或接收雜散信號。在大多數情況下，只要元件放置在適當的接地部分，完整的單一接地比分離接地更可靠并且提供更好的結果。

圖 3：返回電流回路

通常，避免分離接地平面，除非有特殊需要，例如降低強 ESD 風險和降低模擬接地噪聲。

2. 通過在網格中放置過孔來避免平面隔斷。

信號過孔會在電源層和接地層中產生空隙。過孔位置不當會產生平面區域，其中電流密度增加。這些區域稱為熱點。必須避免這些熱點。最好的解決方案是將圖 (4) 中所示的過孔放置在一個網格中，在過孔之間留出足夠的空間供電源平面通過。根據經驗，盡可能將過孔放置在相距 15 密耳的位置。

圖 4：以網格模式布線過孔以避免熱點

3. 在走高速信號線時保持 135? 走線彎曲，而不是 90?。

在走高速信號線時，彎曲應該保持最小。如果需要彎曲，則應實施 135° 彎曲而不是 90°，如圖（5，右側）所示。在 90 度時，無法保證PCB 蝕刻的平滑度。此外，非常高速的銳邊充當天線。

圖 5：保持 135? 彎曲而不是 90?。

為了實現特定的走線長度，需要如圖 (6) 所示的蛇形走線。同一走線中相鄰銅線之間的最小距離必須為走線寬度的 4 倍。每段彎曲應為走線寬度的 1.5 倍。CAD 工具中的大多數DRC不會檢查這些最小距離，因為跡線是同一網絡的一部分。

圖 6：在彎曲處保持最小距離和線段長度。

4. 增加瓶頸區域外的信號之間的距離，以規避串擾。

走線之間應保持最小距離以最小化串擾。串擾水平取決于兩條走線之間的長度和距離。在某些區域，走線的布線達到瓶頸，其中走線比預期的要近。在這種情況下，應該增加瓶頸外的信號之間的距離。即使滿足最低要求，間距也可以進一步增加一點。

圖 7：盡可能增加走線之間的間距。

5. 通過實施菊花鏈布線來保持信號完整性，避免長尾線走線。

長短線跡線可能充當天線，因此會增加符合EMC標準的問題。短線跡線還會產生反射，對信號完整性產生負面影響。高速信號上的上拉或下拉電阻器是常見的短截線來源。如果需要此類電阻器，則將信號路由為菊花鏈，如圖 (8) 所示。

圖 8：通過實施菊花鏈布線來避免短線走線。

6. 不要在差分對之間放置任何元件或過孔

當高速差分對彼此平行布線時，它們之間應保持恒定的距離。該距離有助于實現指定的差分阻抗。設計人員應盡量減少因焊盤入口而擴大指定間距的區域。差分對應該對稱布線。

圖 9：對稱布線差分對并保持信號平行。

即使信號如圖 (10) 所示對稱布線，設計人員也不應在差分對之間放置任何組件或過孔。在差分對之間放置元件和過孔可能會導致 EMC 問題和阻抗不連續性。

圖 10：不要在差分之間包含任何組件或過孔。

一些高速差分對需要串聯耦合電容。這些電容器應對稱放置。電容器和焊盤產生阻抗不連續性。0402 等尺寸的電容器比 0603 更可取。必須避免使用較大的封裝，例如 0805 或 C-pack。閱讀我們如何減少 PCB 布局中的寄生電容。

圖 11：對稱放置耦合電容器

由于過孔在阻抗中引入了巨大的不連續性，因此必須減少過孔的數量并且應該對稱放置。

圖 12：對稱放置過孔。

在布線差分對時，兩條走線應布線在同一層，以滿足阻抗要求，如圖 (13) 所示。此外，走線中應包含相同數量的過孔。

圖 13：在同一層上布線對并放置相同數量的過孔。

7. 結合長度匹配以實現正負信號之間的緊密延遲偏斜。

高速接口對到達目的地的時間有額外的要求，稱為不同走線和信號對之間的時鐘偏差。例如，在高速并行總線中，所有數據信號都需要在一個時間段內到達，以滿足接收器的建立和保持時間要求。PCB 設計人員應確保不超過允許的偏斜。為了達到這個要求，長度匹配是必要的。閱讀我們關于 PCB 中信號傳播延遲的文章。

差分對信號要求正負信號走線之間的延遲偏差非常小。因此，任何長度差異都應通過使用蛇紋石來補償。蛇形走線的幾何形狀應仔細設計，如圖 (14) 所示，以減少阻抗不連續性。

圖 14：使用此推薦的蛇形走線幾何形狀。

設計人員應將蛇形走線放置在長度不匹配的根部。這確保了正負信號分量在連接上同步傳播，如圖 (15) 所示。

圖 15：為源頭的失配點添加長度校正。

彎曲通常是長度不匹配的根源。補償應安裝在非常靠近彎曲處，最大距離為 15mm，如下圖 (16) 所示。

圖 16：在靠近彎曲處放置長度補償。

通常，兩個彎曲相互補償。如果彎曲小于 15 毫米，則不需要額外的蛇形補償。信號不應異步穿越超過 15 毫米的距離。

圖 17：彎曲可以相互補償

差分對連接的每一段中的失配應單獨匹配。在下圖 (18) 中，過孔將差分對分成兩段。此處需要單獨補償彎曲。這確保了正負信號通過過孔同步傳播。DRC 會忽略此違規，因為它只檢查整個連接的長度差異。

圖 18：應在每個段中補償長度差異。

PCB 的所有層中的信號速度并不相同。由于很難找出差異，因此如果需要匹配信號，最好在同一層上路由信號。

圖 19：同一接口內的線對最好在同一層布線。

一些 CAD 工具還將焊盤內的走線長度考慮為其總長度。下圖描述了從電氣角度來看相似的兩種布局。

在左邊的圖 (20) 中，電容焊盤內部的走線長度不同。即使信號不使用內部走線，一些 CAD 工具也將其視為長度計算的一部分，并顯示正負信號之間的長度差異。為了盡量減少這種情況，請確保兩個信號的焊盤入口相等。

同理，有些CAD工具在計算總長的時候也沒有考慮過孔的長度。由于差分對在兩條走線上應具有相同數量的過孔，因此誤差不會影響長度匹配。但是，它會影響匹配兩個差分對或并行總線匹配的計算。

圖 20：注意一些 CAD 工具中遇到的長度計算問題。

差分對信號的非對稱突破是首選，如圖 (21) 所示，盡可能避免蛇形走線。

圖 21：差分對的對稱突破

如果焊盤之間有足夠的空間，則可以為較短的走線添加小環路而不是蛇形走線。這通常優于蛇形跡線。

圖 22：差分對的首選突破。

8. 不要在分裂平面上走線信號

錯誤的信號返回路徑會導致噪聲耦合和 EMI 問題。設計人員在路由信號時應始終考慮信號返回路徑。電源軌和低速信號采用最短的返回電流路徑，如圖 (23) 所示。與此相反，高速信號的返回電流試圖遵循信號路徑。

圖 23：在高速 PCB 中，返回電流嘗試遵循信號路徑。

信號不應通過分割平面布線，因為返回路徑無法遵循信號軌跡。參見圖 (24)。如果平面在接收器和源之間分開，則在其周圍布設信號走線。如果信號的前向路徑和返回路徑分開，則它們之間的區域充當環形天線。

如果需要在兩個不同的參考平面上路由信號，則應包含拼接電容器。拼接電容器使返回電流能夠從一個參考平面傳輸到另一個參考平面。電容器應靠近信號路徑放置，以便前向路徑和返回路徑之間的距離保持較小。一般拼接電容的值在10nF到100nF之間。

圖 24：拼接電容器在分離平面上的放置。

一般來說，必須避免平面障礙物和平面槽。如果確實需要在此類障礙物上布線，則應使用拼接電容器，如圖 (25) 所示。

圖 25：在平面障礙物上布線時合并的拼接電容器。

設計人員在路由高速信號時應注意參考平面中的空隙（無銅區域）。如圖 (25) 所示，將通孔靠在一起放置時會在參考平面中產生空隙。應通過確保通孔之間的足夠間隔來避免大的空隙區域。最好放置較少的接地和電源過孔以減少過孔空隙。

圖 26：避免通孔平面空隙。

應在信號的源和匯處考慮返回路徑。在下圖 (27) 中，左邊的設計被認為是一個糟糕的設計。由于源側只有一個接地過孔，因此返回電流無法按預期通過參考接地平面返回。返回路徑是存在于頂層的接地連接。首要的問題是信號走線的阻抗是以接地層為參考計算的，而不是參考頂層的接地走線。因此，必須在信號的源端和接收端放置接地過孔。這允許返回電流返回接地平面，如右圖 (27) 所示。

圖 27：放置接地過孔時應考慮返回路徑。

當電源平面被視為信號的參考時，信號應該能夠通過電源平面傳播回。信號在源極和漏極中以地為參考。要將參考切換到電源平面，應在接收器和源極處加入拼接電容器。

如果接收器和源使用相同的電源軌作為電源，那么如果旁路電容器放置在靠近信號開始/出口點的位置，則它們可以用作拼接電容器，如圖 (28) 所示。拼接電容的理想值介于 10nF 和 100nF 之間。

圖 28：使用電源層作為參考時使用拼接電容器

當差分信號切換一層時，參考地平面也將切換。因此，應在靠近層更改過孔的位置添加拼接過孔，如右側圖 (29) 所示。這允許返回電流改變接地層。在處理差分信號時，開關接地過孔應對稱放置。

圖 29：當信號改變接地參考時應使用拼接電容器

當信號切換到具有不同參考平面的不同層時，應實施拼接電容器。這允許返回電流通過拼接電容器從接地流到電源層，如右圖 30 所示。此外，在考慮差分對時，拼接電容器的布局和布線應該是對稱的。

圖 30：當信號參考平面改變時加入拼接電容器。

設計人員不應在參考平面的邊緣或靠近 PCB 邊界的地方布線高速信號。這會對走線阻抗產生不利影響。

圖 31：不應在平面和 PCB 邊緣路由高速信號。

9. 分離模擬和數字接地層以降低噪聲

定義單獨的模擬和數字接地部分的方法可以很容易地在原理圖中確定哪些組件和引腳應連接到數字接地以及哪些組件和引腳應連接到模擬接地部分。這些類型的設計可以通過放置兩個不同的接地平面作為參考進行布線。兩個平面應準確放置。數字和模擬組件應放置在相應部分的下方，如圖（32，右）所示。

圖 32：電源平面拆分需謹慎

混合信號電路需要在單點連接模擬地和數字地。在原理圖中，始終建議在模擬和數字部分之間放置鐵氧體磁珠或零歐姆電阻。數字和模擬地的合并應靠近集成電路放置。在具有分離平面的混合信號設計中，數字信號不應通過模擬接地層布線，模擬信號不應通過數字接地層布線。

圖 33：數字信號不應穿過模擬地平面

10. 在模擬和數字接地之間虛擬地拆分布局。

在虛擬分離方法中，模擬地和數字地在原理圖中沒有分開。此外，兩個接地域在布局中也沒有電氣隔離。有趣的是，布局實際上是分開的，即在模擬地和數字地之間繪制了一個假想的分離。應仔細考慮虛擬分割平面的正確一側來放置組件。

圖 34：使用虛擬平面拆分小心放置組件

在高速 PCB 布線過程中，設計人員應牢記兩個接地域之間的虛擬線。數字和模擬信號走線都不允許穿過虛擬分割線。虛擬分割線不應具有復雜的形狀，因為沒有平面障礙物來保持模擬和數字返回電流的分離。

11. 如果元件的寬度接近走線寬度，則可以獲得最佳的高速性能。

讓我們了解我們最后的高速 PCB 布線技巧。電路板設計從原理圖開始，特別是從元件的選擇開始。表面貼裝器件 (SMD) 是首選，因為更小的組件和更短的導線會導致更穩定的高速性能。

選擇封裝有時會變得棘手。一個有益的標準是查看為 50 歐姆阻抗計算的軌道寬度。如果組件的寬度接近軌道寬度，通常可以獲得最佳的高速性能。這將降低走線和元件焊盤之間的阻抗匹配問題。

圖 35：不同組件的走線寬度

通過選擇封裝尺寸與計算出的走線寬度幾乎相同的組件，可以減少阻抗失配。應在原理圖階段規劃測試點。

所有上述高速 PCB 布線實踐都可以幫助設計人員制作出不僅能夠實現高效設計而且便于制造的電路板。