本文介紹的處理方法在國內外很多高速PCB電路里都有應用的. 這里簡單構造了一個“場景”,結合下圖介紹一
2010-06-18 14:43:311042 這里簡單構造了一個“場景”,結合下圖介紹一下地回流和電源回流以及一些跨分割問題。為方便作圖,把層間距放大。
2012-04-27 11:32:062376 所有的高速信號必須有良好的回流路徑,盡可能地保證時鐘等高速信號的回流路徑最小,否則會極大的增加輻射,并且輻射的大小和信號路徑和回流路徑所包圍的面積成正比。
2019-04-03 09:30:516902 當高速信號發生跨溝現象時,整個電流的環路面積將增加,通常系統的EMC輻射也將增加。同時傳輸線的特征阻抗也將發生變化(如下圖2所示為信號線阻抗變化曲線),信號遇到傳輸線特征阻抗突變點時將發生發射、振鈴等信號完整性問題。
2022-09-15 11:05:12794 通常PCB上的打過孔換層會引起鏡像平面的非連續性,這就會導致信號的最佳回流途徑被破壞。
2023-01-10 10:19:311431 規則一:高速信號走線屏蔽規則在高速的PCB設計中,時鐘等關鍵的高速信號線,走線需要進行屏蔽處理,如果沒有屏蔽或只屏蔽了部分,都會造成EMI的泄漏。建議屏蔽線,每1000mil,打孔接地。圖1 高速
2018-11-28 11:14:18
“長途跋涉”才能形成一個完整的回流通路,而這個通路也是相鄰信號的回流通路,這個相同的回流通路和共地干擾的效果是一樣的,等效為信號之間的串擾。對于一些無法避免的跨電源分割的情況,可以在跨分割的地方跨接
2020-10-23 11:30:00
軌線嚴禁跨分割走線,避免造成阻抗不連續,引起嚴重的信號完整性問題; 當 PCB 板上存在不相容電路時,應該進行分地的處理,但分地不應該造成高速信號線的跨分割走線,也盡量不要造成低速信號線的跨分割走線
2022-06-23 10:23:40
通過外接電纜產生共模輻射;加大與板上其它電路產生高頻信號串擾的可能性(如下圖)。三 PCB 設計對開槽的處理對開槽的處理應該遵循以下原則:需要嚴格的阻抗控制的高速信號線,其軌線嚴禁跨分割走線,避免造成
2020-12-17 09:49:40
在 PCB 設計過程中,由于平面的分割,可能會導致信號參考平面不連續,對于低低頻信號,可能沒什么關系,而在高頻數字系統中,高頻信號以參考平面作返回路徑,即回流路徑,如果參考?面不連續,信號跨分割
2016-10-09 13:10:37
數字地、模擬地、信號地、交流地、直流地、屏蔽地、浮地基本概念及PCB地線分割的方法一、關于接地的知識普及:數字地、模擬地、信號地、交流地、直流地、屏蔽地、浮地轉自:https
2022-01-26 08:05:09
平面分割對EMI的影響; *回流平面(路徑)不分割。 2.5布線 *阻抗控制:高速信號線會呈現傳輸線的特性,需要進行阻抗控制,以避免信號的反射、過沖和振鈴,降低EMI輻射。 *將信號進行分類,按照
2011-11-09 20:22:16
干擾源與敏感系統盡可能分離,減小耦合。●嚴格控制時鐘信號(特別是高速時鐘信號)的走線長度、過孔數、跨分割區、端接、布線層、回流路徑等。●信號環路,即信號流出至信號流入形成的回路,是PCB設計中EMI
2019-04-27 06:30:00
PCB板的跨分割設計,不看肯定后悔
2021-04-23 06:17:14
PCB設計中跨分割的處理高速信號布線技巧
2021-02-19 06:27:15
/segments over voids,檢查跨分割。2. 關鍵信號, JTAG信號的走線拓撲滿足仿真報告中的要求,? JTAG信號 一般由5根測試信號,分別為:TCK、TDI、TDO,TMS
2017-11-03 09:41:25
軌線嚴禁跨分割走線,避免造成阻抗不連續,引起嚴重的信號完整性問題; 當 PCB 板上存在不相容電路時,應該進行分地的處理,但分地不應該造成高速信號線的跨分割走線,也盡量不要造成低速信號線的跨分割走線
2022-05-02 22:59:41
。盡管這種方法可行,但是存在很多潛在的問題,在復雜的大型系統中問題尤其突出。最關鍵的問題是不能跨越分割間隙布線,一旦跨越了分割間隙布線,電磁輻射和信號串擾都會急劇增加。在PCB設計中最常見的問題就是
2014-11-19 11:50:13
的跨電源分割的情況,可以在跨分割的地方跨接電容或RC串聯構成的高通濾波器(如10歐電阻串680p電容,具體的值要依自己的信號類型而定,即要提供高頻回流通路,又要隔離相互平面間的低頻串擾)。這樣可能會
2021-11-27 07:00:00
01 基本概念 (1)簡單來說,傳輸線就是提供信號傳輸和回流的一組導體結構。常見的傳輸線有雙絞線,同軸線,PCB走線中的微帶線、帶狀線、共面波導,如圖1所示結構示意圖。 圖1 常見傳輸線
2023-03-07 15:57:14
面的分割問題。 #混合信號PCB設計是一個復雜的過程,設計過程要注意以下幾點:1.將PCB分區為獨立的模擬部分和數字部分。 2.合適的元器件布局。 3.A/D轉換器跨分區放置。 4.不要對地進行分割。在
2009-03-25 11:42:39
`高速PCB中的信號回流及跨分割這里簡單構造了一個“場景”,結合下圖介紹一下地回流和電源回流以及一些跨分割問題。為方便作圖,把層間距放大。 IC1為信號輸出端,IC2為信號輸入端(為簡化PCB模型
2013-10-24 11:12:40
這里簡單構造了一個“場景”,結合下圖介紹一下地回流和電源回流以及一些跨分割問題。為方便作圖,把層間距放大。 IC1為信號輸出端,IC2為信號輸入端(為簡化PCB模型,假定接收端內含
2018-11-22 15:58:42
工欲善其事必先利其器,在學習PCB設計必須先了解各種要求,只有學習了才能畫出設計需求的效果 廢話不多說后續將陸續上傳相關資料。后面我們在逐步學習 Altium Designer pads cadence等相關設計軟件
2016-07-14 14:54:16
高速PCB中的地回流和電源回流以及跨分割問題分析
2021-04-25 07:47:31
設計,一些心得和大家交流、交流。規則一、高速信號走線屏蔽規則如上圖所示:在高速的PCB設計中,時鐘等關鍵的高速信號線,走線需要進行屏蔽處理,如果沒有屏蔽或只屏蔽了部分,都是會造成EMI的泄漏。建議屏蔽線
2021-03-31 06:00:00
通過高速PCB來控制解決。做了4年的EMI設計,一些心得和大家交流、交流。規則一、高速信號走線屏蔽規則 如上圖所示:在高速的PCB設計中,時鐘等關鍵的高速信號線,走線需要進行屏蔽處理,如果沒有屏蔽或只
2022-04-18 15:22:08
同,尤其是在高速系統中,信號的頻率越高,與數字信號跳變相關的操作所產生的RF能量的頻帶也越寬,要防止工作頻帶不同的器件間的相互干擾,尤其是高帶寬器件對其他設備的干擾。 解決上述問題的辦法是采用
2018-11-27 15:21:34
解決高速PCB設計中的相互干擾問題。 我們知道,在多層PCB中高頻信號的回流路徑應該在該信號線層臨近的參考地平面(電源層或者地層)上,這樣的回流和阻抗最小,但是實際的地層或電源層中會有分割和鏤空,從而
2018-09-10 16:37:21
行折中,精度相對較高的,需要的計算時間很長,而仿真速度快的工具,其精度又很低。因此用這些工具進行仿真,不能完全解決高速PCB設計中的相互干擾問題。 我們知道,在多層PCB中高頻信號的回流路徑應該在該
2013-10-28 14:39:24
高速設計已成為愈來愈多 PCB 設計人員關切的重點。在進行高速 PCB 設計時,每位工程師都應重視其信號完整性,并且需時常考慮其信號電路的回流路徑,因為不良的回流路徑容易導致噪聲耦合等信號完整性
2021-02-05 07:00:00
和互連工具可以幫助設計師解決部分難題,但高速PCB設計也更需要經驗的不斷積累及業界間的深入交流。 >>焊盤對高速信號的影響 在PCB中,從設計的角度來看,一個過孔主要由兩部分組成:中間
2012-10-17 15:59:48
本期講解PCB設計中高速信號關鍵信號的布線要求。一、時鐘信號布線要求在數字電路設計中,時鐘信號是一種在高態與低態之間振蕩的信號,決定著電路的性能。時鐘電路在數字電路中點有重要地位,同時又是產生
2017-10-19 14:25:36
抗干擾能力。35、關鍵信號走線一定不能跨分割區走線(包括過孔、焊盤導致的參考平面間隙)。原因:跨分割區走線會導致信號回路面積的增大。36、信號線跨其回流平面分割地情況不可避免時,建議在信號跨分割附近采用橋
2014-12-25 10:19:32
規則一:高速信號走線屏蔽規則 在高速的PCB設計中,時鐘等關鍵的高速信號線,走線需要進行屏蔽處理,如果沒有屏蔽或只屏蔽了部分,都會造成EMI的泄漏。建議屏蔽線,每1000mil,打孔接地
2016-01-19 22:50:31
高速信號PCB布線中降低寄生電感的具體措施
2021-03-08 08:49:46
高速信號回流環路實際分析
2021-01-22 06:36:47
高速信號的電源完整性分析在電路設計中,設計好一個高質量的高速PCB板,應該從信號完整性(SI——Signal Integrity)和電源完整性 (PI——Power Integrity )兩個方面來
2012-08-02 22:18:58
影響高速信號鏈設計性能的機制是什么?高速ADC設計中的PCB布局布線技巧有哪些?
2021-04-21 06:29:52
SerDes應用的PCB設計要點– reference2:差分信號的回流路徑問題討論– video如何應對未來高密SerDes設計的挑戰高速PCB layout設計應考慮的點:PCB mate...
2021-11-12 06:46:26
電流總是在環路中流動,電路中任意的信號都以一個閉合回路的形式存在。對于高頻信號傳輸,實際上是對傳輸線與直流層之間包夾的介質電容充電的過程。2.回流的影響數字電路通常借助于地和電源平面來完成回流。高頻信號
2021-08-04 06:30:00
高速電路設計學習 一、PCB設計時高速信號和低速信號區分 在高速PCB電路設計過程中,經常會遇到信號完整性問題,導致信號傳輸質量不佳甚至出錯。那么如何區分高速信號和普通信號呢?很多人覺得信號頻率高
2020-12-21 09:23:34
請問大家,所謂的“跨分割平面走線”,這個“分割平面”,是指“被分割的地平面”,還是“被分割的電源平面”,或是統指“被分割的地平面和電源平面”??謝謝
2010-07-06 13:26:39
?PCBDesigner 中 IDA(In-DesignAnalysis,設計同步分析)的 ReturnPath 分析功能,在 PCB 設計過程中進行回流路徑分析,幫助工程師快速找出那些高速信號的回流路徑
2020-12-07 09:24:05
電流總是在環路中流動,電路中任意的信號都以一個閉合回路的形式存在。對于高頻信號傳輸,實際上是對傳輸線與直流層之間包夾的介質電容充電的過程。 2回流的影響 數字電路通常借助于地和電源平面來完成回流
2020-08-01 17:30:00
、時鐘信號、I/O信號、總線、電源等)的EMI輻射強度及敏感程度,使干擾源與敏感系統盡可能分離,減小耦合。 *嚴格控制時鐘信號(特別是高速時鐘信號)的走線長度、過孔數、跨分割區、端接、布線層、回流路徑等
2019-09-16 22:37:29
本文主要分析一下在高速PCB設計中,高速信號與高速PCB設計存在一些理解誤區。誤區一:GHz 速率以上的信號才算高速信號? 提到“高速信號”,就需要先明確什么是“高速”,MHz 速率級別的信號算高速
2022-04-28 16:21:41
互為回流路徑,跨平面分割不會割斷信號的回流,但是跨平面分割分的傳輸線會因為缺少參考平面而導致阻抗不連續。(8)接收端的匹配電阻要盡量靠近接收引腳,距離要盡量短,接線距離也要盡可能的短。(9)控制匹配
2017-07-18 10:57:28
:邊緣間距大于或等于2倍的線寬Display/segments over voids,檢查跨分割。2. 關鍵信號, JTAG信號的走線拓撲滿足仿真報告中的要求,? JTAG信號 一般由5根測試信號,分別為
2017-11-01 17:06:26
絡,PCB中主要表現為地線噪聲和電源噪聲.輻射干擾是指信號以電磁波的形式輻射出去,從而影響到另一個電網絡.在高速PCB及系統設計中,高頻信號線、芯片的引腳、接插件等都可能成為具有天線特性的輻射干擾源
2018-11-22 16:03:30
絡,PCB中主要表現為地線噪聲和電源噪聲。輻射干擾是指信號以電磁波的形式輻射出去,從而影響到另一個電網絡。在高速PCB及系統設計中,高頻信號線、芯片的引腳、接插件等都可能成為具有天線特性的輻射干擾源
2018-09-12 15:16:15
解決高速PCB設計信號問題的全新方法
2021-04-25 07:56:35
電路系統的設計中,在布局模塊化、布線局部化的基礎上,數字電路模塊和模擬電路模塊公用一個完整的、不加分割的電壓參考平面,不但不會增大數字電路對模擬電路的干擾,由于消除了信號線“跨溝”問題,能夠大幅度降低信號
2020-04-13 08:00:00
,必須識別高速通道中的這些不連續,并提供減輕其影響的方法,以實現更好的信號傳輸。其中,元器件封裝焊盤,連接器和信號打孔換層都會會造成阻抗不連續及回流路徑的變化,這時需要為信號的過孔提供額外的接地過孔為其
2023-04-18 14:52:28
小于1/20波長。 3 、電容和接地過孔對回流的作用高速PCB設計中對于EMI的抑制是非常靈活的,設計者永遠不可能很完美地解決所有的EMI問題,只有從小處著手,從對各個細節的把握來達到整體抑制的效果
2019-05-20 08:30:00
)的走線長度、過孔數、跨分割區、端接、布線層、回流路徑等。 ●信號環路,即信號流出至信號流入形成的回路,是PCB設計中EMI控制的關鍵,在布線時必須加以控制。要了解每一關鍵信號的流向,對于關鍵信號要靠
2018-09-14 16:32:58
與敏感系統盡可能分離,減小耦合。* 嚴格控制時鐘信號(特別是高速時鐘信號)的走線長度、過孔數、跨分割區、端接、布線層、回流路徑等。* 信號環路,即信號流出至信號流入形成的回路,是PCB 設計中EMI
2017-08-09 15:09:57
關于模擬數字地分割的問題,還是有些不太明白,想請高手們再指教下。以前我畫板子,數字地和模擬地是分開的,然后通過電阻連接。但是這樣又有人說不可取,因為兩塊地隔開后如果有跨分割的走線,那么這條線的回流
2019-04-23 00:42:05
對于高速信號,pcb的設計要求會更多,因為高速信號很容易收到其他外在因素的干擾,導致實際設計出來的東西和原本預期的效果相差很多。 所以在高速信號pcb設計中,需要提前考慮好整體的布局布線,良好
2023-04-12 14:22:25
最近要搞告訴信號的東西,但是從來沒有布過高速信號的PCB,求大神指教
2013-08-30 14:10:03
將 PCB 分區為獨立的仿真部分和數字部分。 合適的元器件布局。 A/D 轉換器跨分區放置。 不要對地進行分割。在電路板的仿真部分和數字部分下面敷設統一地。 在電路板的所有層中,數字信號只能
2011-10-16 10:50:12
高速PCB設計過孔有哪些注意事項?如何降低數字信號和模擬信號間的相互干擾呢?分割地的方法還有用嗎?
2021-04-25 06:12:22
問題。 #混合信號PCB設計是一個復雜的過程,設計過程要注意以下幾點: 1.將PCB分區為獨立的模擬部分和數字部分。 2.合適的元器件布局。 3.A/D轉換器跨分區放置。 4.不要對地進行分割。在電路板
2018-08-31 11:53:54
︰ 將 PCB 分區為獨立的仿真部分和數字部分。 合適的元器件布局。 A/D 轉換器跨分區放置。 不要對地進行分割。在電路板的仿真部分和數字部分下面敷設統一地。 在電路板的所有層中
2012-10-17 15:49:38
成正比)。在設計中要盡可能避免這兩種情況。 有人建議將混合信號電路板上的數字地和模擬地分割開,這樣能實現數字地和模擬地之間的隔離。盡管這種方法可行,但是存在很多潛在的問題,在復雜的大型系統中問題尤其突出
2018-08-28 15:28:43
成正比)。在設計中要盡可能避免這兩種情況。 有人建議將混合信號電路板上的數字地和模擬地分割開,這樣能實現數字地和模擬地之間的隔離。盡管這種方法可行,但是存在很多潛在的問題,在復雜的大型系統中問題尤其突出
2015-01-14 14:27:34
,回流的路徑必須是完整的,也就要求了信號不能跨分割,否則會引起很大的輻射和串擾。另外,回流平面也不一定總是地,和你的板子元件布局還有信號類型有關。 b)從抑制高頻
2008-07-14 16:27:56
高速信號線 規則二:高速信號的走線閉環規則 由于板的密度越來越高,很多 LAYOUT工程師在走線的過程中,很容易出現一種失誤,即時鐘信號等高速信號網絡,在多層的PCB走線的時候產生了閉環的結果
2018-09-20 10:38:01
的PCB設計中,時鐘等關鍵的高速信號線,走線需要進行屏蔽處理,如果沒有屏蔽或只屏蔽了部分,都會造成EMI的泄漏。建議屏蔽線,每1000mil,打孔接地。規則二:高速信號的走線閉環規則由于PCB板的密度越來越高
2017-11-02 12:11:12
如果信號線必須跨電源或地平面分割的話,則需要橋接電容。那么橋接電容的位置是否要靠近信號線,為什么?有沒有理論根據?
2009-02-10 16:48:50
本文主要分析一下在高速 PCB 設計中,高速信號與高速 PCB 設計存在一些理解誤區。誤區一:GHz 速率以上的信號才算高速信號?提到“高速信號”,就需要先明確什么是“高速”,MHz 速率級別的信號
2020-11-30 09:51:58
高速信號號在電源層分割時的處理辦法
2007-11-08 09:13:593681 高速PCB中的信號回流及跨分割
這里簡單構造了一個“場景”,結合下圖介紹一下地回流和電源回流以及一些跨分割問題。為方便
2009-11-17 08:56:031053 在高速電路中經常會遇到跨分割設計,在2017年的時候也寫過一篇跨分割設計的文章。
今天給大家分享一篇跨分割設計對信號的影響。
2018-01-23 15:49:537590 IC1為信號輸出端,IC2為信號輸入端(為簡化PCB模型,假定接收端內含下接電阻)第三層為地層。IC1和IC2的地均來自于第三層地層面。頂層右上角為一塊電源平面,接到電源正極。C1和C2分別為IC1、IC2的退耦電容。圖上所示的芯片的電源和地腳均為發、收信號端的供電電源和地。
2019-06-14 15:25:064827 數字電路通常借助于地和電源平面來完成回流。高頻信號和低頻信號的回流通路是不相同的,低頻信號回流選擇阻抗最低路徑,高頻信號回流選擇感抗最低的路徑。
2020-04-13 17:37:153709 但在高頻時,PCB所呈現的分布特性會對信號產生很大影響。
2020-03-28 11:06:571158 本文主要分析一下在高速PCB設計中,高速信號與高速PCB設計存在一些理解誤區。 誤區一:GHz速率以上的信號才算高速信號? 提到高速信號,就需要先明確什么是高速,MHz速率級別的信號算高速、還是
2019-11-05 11:27:1710310 跨分割,對于低速信號,可能沒有什么關系,但是在高速數字信號系統中,高速信號是以參考平面作為返回路徑,就是回流路徑。當參考平面不完整的時候,會出現如下影響。
2020-03-08 11:26:005162 在PCB設計過程中,由于平面的分割,可能會導致信號參考平面不連續,對于低低頻信號,可能沒什么關系,而在高頻數字系統中,高頻信號以參考平面作返回路徑,即回流路徑,如果參考?面不連續,信號跨分割,這就會帶來諸多的問題,如EMI、串擾等問題。
2020-03-11 15:00:241908 在PCB設計過程中,電源平面的分割或者是地平面的分割,會導致平面的不完整,這樣信號走線的時候,它的參考平面就會出現從一個電源面跨接到另一個電源面,這種現象我們就叫做信號跨分割。
2020-09-02 11:06:406745 1、實際走線分析:
上面的走線橘色為信號走線,周圍綠色(波浪標注)為周圍包地,下方為第二層完整地平面。
從上圖來看設計師的本意是好的,有參考地平面,周圍也有包地,此時設計正確的話可以保證回流
2022-02-10 09:43:352338 1、實際走線分析:
上面的走線橘色為信號走線,周圍綠色(波浪標注)為周圍包地,下方為第二層完整地平面。
從上圖來看設計師的本意是好的,有參考地平面,周圍也有包地,此時設計正確的話可以保證回流路徑
2021-02-24 06:51:514 PCB工程師注意啦:通常pcb上的打過孔換層會引起鏡像平面的非連續性,這就會導致信號的最佳回流途徑被破壞。 我們都知道,信號打孔換層會改變信號的回流路徑,如果信號換層,回流路徑也跟著換層,但是在信號
2021-05-29 14:32:125967 SerDes應用的PCB設計要點– reference2:差分信號的回流路徑問題討論– video如何應對未來高密SerDes設計的挑戰高速PCB layout設計應考慮的點:PCB mate...
2021-11-07 10:21:0047 通常PCB上的打過孔換層會引起鏡像平面的非連續性,這就會導致信號的最佳回流途徑被破壞。 我們都知道,信號打孔換層會改變信號的回流路徑,如果信號換層,回流路徑也跟著換層,但是在信號換層處過孔不能將信號回路連通起來,將引起信號回路面積增大,從而導致EMC問題。
2022-12-20 09:59:302864 跨分割,對于低速信號可能沒有什么關系,但是在高速數字信號系統中,高速信號是以參考平面作為返回路徑,就是回流路徑。
2023-02-21 13:44:361168 PCB高速信號在當今的一個pcb設計中顯然已成為主流,一名優秀的PCB工程師,除了在實戰項目慢慢積累設計PCB高速信號的經驗外,還需通過不斷學習來提升自己的知識儲存和專業技能。本文捷多邦小編就給大家科普一下PCB高速信號的一些相關布線知識。
2023-09-15 10:19:18720 高頻下信號會鏡像回流,但是由于有分割,導致信號不能鏡像回流。信號回流繞過分割區域形成大的環路,環形天線效應使差模輻射增加。
2023-10-01 17:33:00307 可以很好的決定布線的走向和結構,電源與地之間的分割,以及電磁干擾和噪聲的控制。 不過在理解高速PCB設計前,需要知道什么是高速信號。 一般如果符合以下幾點,那它就可以被認為是高速信號(cadence公司做的定義): (1)頻率大于
2023-11-06 10:04:04340 ,對正常的信號傳輸和系統性能產生不良影響。 信號回流路徑是一個普遍存在的問題,尤其在高速電子設備中更為突出。信號的回流可能是因為傳輸線路或布線不良造成的,也可能是由于高頻器件之間存在不良的反射或耦合引起的。它會
2023-11-24 14:44:50615 ,它的參考平面就會出現從一個電源面跨接到另一個電源面,這種現象我們就叫做信號跨分割。 跨分割現象示意圖 跨分割,對于低速信號可能沒有什么關系,但是在高速數字信號系統中,高速信號是以參考平面作為返回路徑,就是回流路徑。當參考平面不完整的時
2023-12-04 10:26:34288 電源回流是PCB設計中的一個重要問題,特別是在高速電路設計中尤為重要。為了確保電源回流的良好表現,設計師需要采取一系列的方法和策略。本文將通過詳盡、詳實、細致的方式,介紹PCB電源回流的方法。 首先
2023-12-20 15:57:56453 我們PCB中的信號都是阻抗線,是有參考的平面層。但是由于PCB設計過程中,電源平面的分割或者是地平面的分割,會導致平面的不完整,這樣,信號走線的時候,它的參考平面就會出現從一個電源面跨接到另一個電源面,這種現象我們就叫做信號跨分割。
2024-01-03 15:12:19272 在PCB設計過程中,電源平面的分割或者是地平面的分割,會導致平面的不完整,這樣信號走線的時候,它的參考平面就會出現從一個電源面跨接到另一個電源面,這種現象我們就叫做信號跨分割。
2024-01-10 15:28:13222
評論
查看更多