便攜式應用處理器的電源管理解決方案

當今便攜式應用處理器的電源管理解決方案的集成度越來越高。總功耗、待機和深度睡眠的電流消耗會影響電池的大小、物料單(BOM)的成本和產品的認知度。

當設計便攜式設備—如智能電話或PDA—的時候，系統設計工程師必須考慮許多電源的變量。隨著它們消耗的功率越來越大，智能電話要求高度集成的電源管理解決方案，以便在盡可能最小的PCB面積中實現電池壽命最長的設計目標。

當今的應用處理器需要為內核、I/O、存儲器和外部設備等等提供不同的電源域。例如，LP3971就是一種設計用來滿足所有這些要求的電源管理單元(PMU)，它利用了3個高效率的降壓轉換器和6個低壓差(LDO)調整器。

應用處理器需要多種電源電壓，這些電壓可以通過核心電源管理和系統的架構進行優
化。LP3971具有由I2C控制的輸出電壓、工廠可配置的上電順列和缺省的輸出電壓，可以滿足范圍廣闊的系統要求。

本文重點討論如何利用諸如LP3971之類的器件與降壓型轉換器及LDO功能相結合，為PDA/智能電話應用中的微處理器的低電壓供電。

當設計一個系統的時候，必須對架構進行平衡，包括成本、PCB面積、元器件大小、通話時間、待機時間、電池容量和進度表等等的要求。微處理器RAM需要1.5V、最大電流為400mA的電源。讓我們從最簡單、成本最低的解決方案—直接連接到鋰電池的LDO—開始(下圖1)。

?
電池電壓將從4.2V開始跌落到3.2V，在該電平系統進入深度睡眠，直到電池被充電或更換。圖2所示為一個典型的鋰電池放電周期。

對于如圖1所示的配置，LDO 5的效率將是：

LDO百分比效率= [(Vout * Iout) / Vin * (Iout + Iq)] * 100

對于本文中這個和其它的例子，相對Iout(400mA)而言，Iq因為非常小被忽略了(40mA)。

效率方程式然后變為：

百分比效率=[(Vout)/(Vin)] * 100。

對于Vin = 4.2V 且 Vout = 1.5V, LDO的效率為1.5/4.2 = 36%。總功率Pt = 4.2 * 0.400 = 1.70W。

所有沒有被傳遞到輸出負載的功率將以熱量的形式在LDO內部被耗散掉。耗散功率為：

耗散(Pd) = (Vin - Vout) * Iout = (4.2 - 1.5) * 0.400 = 1.1W, 耗散為熱量。

我們剛剛計算了最大連續功率(Pt)。RAM在這個功率電平工作的時間不會太長。如果我們考察10%的占空周期，則平均功耗將是： Pt = 0.10 * 1.7 = 0.17W RAM以Imax的電流工作的時間取決于應用、電源管理固件和操作系統。在圖2中，電池電壓穩定在4.2V的時間不長。在3.6V的標稱電池電壓，Vout仍然是1.5V；LDO的效率為42%。

如果系統要求較低的功耗，那么，如圖1所示的配置是不能接受的，要考慮如圖3所示的解決方案，在它上面的LDO 5的輸入被連接到降壓轉換器的輸出，該輸出被設置為1.8V以給存儲器供電。對于如圖3所示的配置，如果LDO 5的輸入被連接到1.8V的電源軌，那么，效率的計算方法如下： 效率=Vout/ Vin = (1.5V/1.8V) * 100 = 83%

耗散的功率估算如下： Pd = (Vin - Vout) * Iout = (1.8 - 1.5) * 0.400 = 0.12W, 該功率將以熱量的形式消耗掉。

LDO 5的效率是83%。注意：如果我們要采用開關電源而不是LDO 5，該效率可能低至85%，對于該模塊來說，僅僅改善了2%。然而，整個效率取決于所采用的轉換器類型。

利用LP3671降壓轉換器數據表提供的效率曲線(圖4)，因為如此，整個系統的雙轉換DC/DC+LDO的效率將為78%。LDO是最低成本、最小體積和最低噪聲解決方案。

如果增加另外一個DC/DC轉換器以給RAM供電，就要增加了非常大的外部電感器(3mm x 3mm，10 mm2)，從而增加電路板的面積及整個系統的噪聲。如果沒有1.8V電源，那就可以采用任何低于Vbatt的降壓轉換器電壓軌。LDO的輸入電壓越低，效率就越高，只要輸入電壓高于Vout + Vdropout。

當采用LDO為低電壓微處理器供電的時候，沒有理由表示擔心。要問問你自己：“為了把系統的效率提高僅僅百分之幾，我真的需要采用一個額外的降壓轉換器和電感器嗎？”

利用降壓轉換器給低電壓軌供電將增加電源管理IC的體積，如果增加一個3mm x 3mm的電感器，就會增加BOM的成本和PCB的面積。相比之下，LDO的成本低廉、外形小且便于使用。它還是能夠針對你的應用進行優化的噪聲最低的解決方案。