三、 PDS系統設計

　　PDS系統的設計最重要的部分就是退耦和旁路電容選擇和分布，很多人認為旁路和退耦的作用是一樣的，而實際上是不同的。

　　1. 退耦和旁路電容工作原理

　　1） 旁路的模型如圖

　　當IC內部出現高頻的電流波動，比如I/O或門的開關，這些高頻的瞬態電流變化如果從電源吸取電流會引起電流的高頻波動，而電流源的內阻和電源走線在高頻時呈感性阻抗L，頻率越高阻抗越大，從而引起IC電源引腳處較大的壓降。因此在靠近IC電源引腳放置電容Cbp為IC提供瞬態電流，在瞬態電流變化時IC引腳會從低阻抗的電容C上吸取電流（理論上電流可以從電源線和電容兩條途徑流動，但是電容阻抗低，所以電流會主要沿著電容流動）。電容電壓下降后會從電源線上補充電荷。本質上旁路電容的作用減少電源線上的瞬態（高頻）電流波動。 旁路電容為高頻充放電提供電荷，因此它的ESR和ESL（包含到電源引腳引線電感）應該盡量低，盡量靠近電源引腳，常用的旁路電容是小容量的（0.1uF、0.01uF等）陶瓷電容。

　　2） 退耦的模型如圖

　　電路IC1上不可避免的會在電源線上產生一些噪聲或者電流波動（主要是較低頻段，因為高頻的電流波動可以被它的旁路電容消除），如果一個電源同時為多個IC模塊供電，其中一個IC上的噪聲就會傳遞到另外一個IC電路。為了減少模塊之間的噪聲耦合放置電容Cdec，它和電源線上的電感組成一個LC低通濾波電路，當噪聲（來自另外一個電路模塊，或者來自電源本身，比如開關電源本身輸出電壓就含有大量噪聲）沿著電源線傳遞到某一個IC時就會被這個LC低通濾波器消除。本質上退耦電容的作用是避免電源噪聲從一個電路模塊傳遞到另外一個模塊。退耦電容要濾除電源線上的較低頻的噪聲，因此LC低通濾波的截止頻率要低一些，同時Cdec電容還有為后續電路（包含很多旁路電容）提供電荷、穩定電壓的作用，因此電容Cdec容量較大，常采用大容量（幾十到幾百uF）的坦電容。

　　2. 退耦和旁路電容的大小及位置

　　退耦和旁路的最終目的是要在IC的電源引腳處產生穩定的電壓，它們都要求盡量靠近IC的電源引腳，在實際的系統中有時并不需要刻意區分退耦電容和旁路電容，而統稱為退耦電容。

　　1） 小容量陶瓷電容（一般0.01uF~0.22uF）作為旁路電容，它的放置原則是盡量減小ESL，一般采用0402封裝，應該放置在最靠近電源引腳的地方。現在大量的高密度集成電路采用的都是BGA的封裝，它的所有引腳都在Chip下部，通過引腳ball和PCB版的Top層焊盤相連，電源總線或平面一般通過Via過孔延伸到芯片封裝下部的電源引腳。所以最靠近電源引腳的位置就是芯片封裝的下部PCB的背面，電容的PAD最好和過孔via直接相連。有些芯片也會直接在封裝體substrate上焊有電容，這樣就可以減少在PCB板上的旁路電容數量。

?

?

?

　　2） 大容量的退耦電容（一般>33uF），一般封裝比較大，不可能特別靠近芯片的引腳，不過這類電容用于濾除較低頻率的噪聲，對放置的位置不是特別敏感，所以最合適的位置可能在芯片的邊緣靠近芯片的位置。

　　3） 有時也會在退耦Cdec和旁路電容Cbp中間放置一些容量在幾個uF（2.2uF等）的陶瓷電容作為中間級，一般認為它們是用來濾除一些中間頻率的噪聲，并為附近的旁路電容提供電荷，這些電容一般采用0805的封裝，也應該盡量靠近電源的引腳處。

　　在選擇具體的電容時還要考慮到其ESR的大小、噪聲的頻率高低等因素，并確定電容的數量，有時還需要通過適當的仿真simulation來幫助設計。

　　3. PDS分布設計實例

　　例子1

　　BGA封裝芯片的電源引腳集中在芯片的中心附近，電源通過類似bus的方式連接到芯片的中心區，可能的電容布局如圖，上下兩邊為0.1uF和0.01uF的小電容，中心為2.2uF的陶瓷電容，坦電容放置在芯片邊緣，具體的布局和過孔的位置需要根據電源引腳的分布具體的調整，原則上應該是一大一（或幾）小進行配對。

　　例子2

　　采用電源平面的方式，退耦電容放置在芯片邊緣處靠近IC2的地方，IC1/IC3為其他使用該電源的芯片，IC2中心為小電容和中等容量陶瓷電容。
?