與基于分立穩壓器的設計相比，多路輸出單芯片穩壓器設計所需的器件數量更少，因而PCB上需要貼放和檢查的器件更少，制造成本更低，制造可靠性更高。將電源監控器和看門狗定時器與多個穩壓器集成為單芯片解決方案，可以實現更高的系統可靠性。ADP5041多路輸出穩壓器集成了一個高精度上電復位電路，它可以監控ADP5041的輸入電壓或任一輸出電壓軌。在基于處理器的典型系統中，上電復位電路（電源監控器）用來確保內核電壓軌處于正確的電平，然后才會讓處理器離開復位狀態。隨著新型處理器和FPGA的內核電壓軌越來越低，高精度上電復位電路變得更加重要。ADP5041提供外部電阻可編程的上電復位，整個溫度范圍內的精度為±1.5%。利用這種集成式高精度上電復位電路，可以精準可靠地監控最新一代處理器、ASIC和FPGA的低壓內核電源軌，從而提高最終產品的可靠性。該上電復位電路的電阻可編程能力還意味著，新設計可以輕松快捷地設置給定內核電壓的跳變閾值電壓。

　　利用集成的看門狗定時器可以監控微處理器代碼執行活動，保證處理器安全可靠地工作。看門狗定輸入引腳（WDI）上的每次低到高或高到低邏輯躍遷都會使定時器電路清零，它能檢測最短50 ns的脈沖。如果定時器在預設的看門狗超時期間（tWD）計時，復位就會置位。微處理器需要使WDI引腳發生跳變以避免復位。因此，如果在超時時間內微處理器未能使WDI跳變，則說明發生代碼執行錯誤，由此產生的復位脈沖將重新啟動微處理器并使其進入已知狀態。

　　除了WDI上的邏輯躍遷外，VCC欠壓或/MR變為低電平所導致的復位置位也會將看門狗定時器清零。復位置位時，看門狗定時器清零，直到復位解除置位后才重新開始計時。ADP5041具有一個特殊電路，它能檢測WDI引腳上的看門狗刷新輸入端施加的三態條件，WDI引腳通常由處理器/DSP輸出端口控制。當處理器將此端口設為三態模式時，看門狗刷新定時器禁用，防止看門狗復位處理器。當器件支持處理器/DSP休眠工作模式時，此特性非常重要，此時內核禁用，看門狗定時器無法刷新。此外它還提供豐富的訂購選項，可以滿足其它常見的復位和看門狗時序要求。

　　所有集成穩壓器都有可選的工廠可編程有源下拉電阻，用于在穩壓器被使能引腳、Vin欠壓（UVLO）或熱關斷（TSD）禁用時將相應的輸出電容放電。有源下拉電阻確保穩壓器關斷時，輸出電壓立即被拉至GND，從而提高系統可靠性，確保輸出電容上無殘余電壓，避免周期供電期間發生閂鎖事件。

　　為提高電表等遠程系統的可靠性和正常工作時間，該多路輸出穩壓器集成了另一個看門狗電路，如果系統不能正常工作或正確響應，遠程系統可以自動“周期供電”。ADP5042是一款集成兩個300mA LDO、上電復位和雙通道看門狗定時器的800mA降壓穩壓器。

　　看門狗定時器1 （WDI1）監控處理器代碼活動，如果因為代碼執行錯誤，WDI1未在規定的時間（1.6s或102ms）內選通，ADP5042的/RESET引腳就會變為低電平并保持規定的時間（24ms或160ms），使處理器進入復位狀態，并在處理器復位后離開復位狀態。第二看門狗定時器（WDI2）同樣監控處理器代碼活動，但時間長得多（32分鐘、64分鐘或128分鐘）。如果在規定的時間內WDI2未選通，則說明發生了WDI1（處理器復位）無法解決的故障，因而該多路輸出穩壓器需要進行完整的周期供電。如果多路輸出穩壓器發生WDI2超時，則三個輸出電壓進行周期供電，從而啟動系統的完整硬件周期供電，而無需技術人員對系統執行周期供電。由于ADP5042能夠對系統進行遠程周期供電，因此系統可用性更高，并且可以節省讓技術人員手動為系統周期供電的成本。利用WSTAT引腳可以確定系統復位的原因，看看到底是WDI1（處理器復位）還是WDI2（完整硬件周期供電）引起處理器復位。

　　4： 低噪聲解決方案

　　開關降壓穩壓器上的專用MODE引腳可以通過微處理器GPIO端口方便地控制，迫使開關穩壓器以恒定PWM模式工作。在輕負載下，開關穩壓器以突發模式工作會產生寬帶噪聲，如果受電電路（收發器、ADC、音頻）對寬帶噪聲敏感，那么這種控制就是必需的。集成到這些多路輸出穩壓器中的LDO具有1.7 V至5.5 V的輸入電壓范圍，配合一個降壓穩壓器使用時，低輸入電壓使得LDO能夠提供極高效率的低噪聲輸出。例如，降壓穩壓器可以用作前置穩壓器，實現5V輸入到1.8V輸出的高效率壓降，然后將此1.8V電壓施加于LDO的輸入端，以提供極低噪聲的1.2V輸出電壓，從而以非常高的效率從5V初始輸入為極敏感的模擬電路供電。集成LDO具有高PSRR（即便Vin-Vout裕量較低）和低內部噪聲，穩壓器之間的串擾已被降至最小。為噪聲敏感型電路供電時，所有這些特性都很重要。