作者：ADI公司 Ching Man，現(xiàn)場(chǎng)應(yīng)用工程師

簡(jiǎn)介：工程師在不斷發(fā)展的時(shí)代所面臨的挑戰(zhàn)

電源設(shè)計(jì)可以分為三個(gè)階段：（A）設(shè)計(jì)策略和IC選擇，（b）原理圖設(shè)計(jì)、仿真和測(cè)試，以及（c）器件布局和布線。在（a）設(shè)計(jì)和（b）仿真階段投入時(shí)間可以證明設(shè)計(jì)概念的有效性，但真正測(cè)試時(shí)，需要將所有一切組合在一起，在測(cè)試臺(tái)上測(cè)試。在本文中，我們將直接跳到步驟（c），因?yàn)槟壳耙延写罅?a href="http://www.1cnz.cn/soft/special/" target="_blank">資料介紹ADI的模擬和設(shè)計(jì)電源工具，都可免費(fèi)下載，例如LTpowerPlanner?、LTpowerCad?、LTspice?和LTpowerPlay?。此專題的第一部分主要介紹（a）策略。

此專題分兩部分討論，本文是第二部分，主要介紹在設(shè)計(jì)多軌電源時(shí)可能會(huì)忽略的一些問(wèn)題。第一部分著重介紹策略和拓?fù)洌疚膭t重點(diǎn)討論功率預(yù)算和電路板布局的細(xì)節(jié)。由于許多應(yīng)用電路板需要多個(gè)電源軌道，所以這個(gè)分兩部分介紹的專題詳細(xì)介紹多電源電路板解決方案。目標(biāo)是通過(guò)合理的器件定位和路由來(lái)實(shí)現(xiàn)高質(zhì)量的初始設(shè)計(jì)，以重點(diǎn)突出一些功率預(yù)算和路由技巧。

在電源設(shè)計(jì)中，精心的布局和布線對(duì)于能否實(shí)現(xiàn)出色設(shè)計(jì)至關(guān)重要，要為尺寸、精度、效率留出足夠空間，以避免在生產(chǎn)中出現(xiàn)問(wèn)題。我們可以利用多年的測(cè)試經(jīng)驗(yàn)，以及布局工程師具備的專業(yè)知識(shí)，最終完成電路板生產(chǎn)。

精心的設(shè)計(jì)的效率

設(shè)計(jì)從圖紙上看起來(lái)可能毫無(wú)問(wèn)題（也就是說(shuō)，從原理圖角度），甚至在模擬期間也沒(méi)有任何問(wèn)題，但真正的測(cè)試其實(shí)是在布局、PCB制造，以及通過(guò)載入電路實(shí)施原型制作應(yīng)力測(cè)試之后。這部分使用真實(shí)的設(shè)計(jì)示例，介紹一些技巧來(lái)幫助避開(kāi)陷阱。我們將介紹幾個(gè)重要概念，以幫助避開(kāi)設(shè)計(jì)缺陷和其他陷阱，以免未來(lái)需要重新設(shè)計(jì)和/或重新制作PCB。圖1顯示在沒(méi)有進(jìn)行細(xì)致測(cè)試和余量分析的情況下，在設(shè)計(jì)進(jìn)入生產(chǎn)之后會(huì)如何造成成本急速上漲。

圖1.生產(chǎn)的電路板出現(xiàn)問(wèn)題時(shí)，成本可能急速上漲

功率預(yù)算

您需要注意在正常情況下按預(yù)期運(yùn)行，但在全速模式或不穩(wěn)定數(shù)據(jù)開(kāi)始出現(xiàn)時(shí)（已排除噪聲和干擾之后）不能按預(yù)期運(yùn)行的系統(tǒng)。

退出級(jí)聯(lián)階段時(shí)，要避免限流情況。圖2所示為一個(gè)典型的級(jí)聯(lián)應(yīng)用：（A） 顯示由產(chǎn)生3.3 V電源，電流最大500 mA的ADP5304降壓穩(wěn)壓器（PSU1）構(gòu)成的設(shè)計(jì)。為了提高效率，設(shè)計(jì)人員應(yīng)分接3.3 V電軌，而不是5 V輸入電源。3.3 V輸出被進(jìn)一步切斷，以為PSU2 （LT1965）供電，這款LDO穩(wěn)壓器用于進(jìn)一步將電壓降低至2.5 V，且按照板載2.5 V電路和IC的要求，將最大輸出電流限制在1.1 A。

這種系統(tǒng)存在一些很典型的隱藏問(wèn)題。它在正常情況下能夠正常運(yùn)行。但是，當(dāng)系統(tǒng)初始化并開(kāi)始全速運(yùn)行時(shí)——例如，當(dāng)微處理器和/或ADC開(kāi)始高速采樣時(shí)——問(wèn)題就出現(xiàn)了。由于沒(méi)有穩(wěn)壓器能在輸出端生成高于輸入端的電壓，在圖2a中，用于為合并電路VOUT1和VOUT2供電的VOUT1最大功率（P = V × I）為3.3 V × 0.5 A = 1.65 W。得出此數(shù)值的前提是效率為100%，但是因?yàn)楣╇娺^(guò)程中會(huì)出現(xiàn)損耗，所以實(shí)際功率要低于該數(shù)值。假定2.5 V電源軌道的最大可用功率為2.75 W。如果電路試圖獲取這么多的功率，但這種要求得不到滿足，就會(huì)在PSU1開(kāi)始限流時(shí)出現(xiàn)不規(guī)律行為。電流可能由于PSU1而開(kāi)始限流，更糟的是，有些控制器因過(guò)流完全關(guān)斷。

如果圖2a是在成功排除故障后實(shí)施，則可能需要更高功率的控制器。最理想的情況是使用與引腳兼容、電流更高的器件進(jìn)行替換；最糟糕的情況下，則需要完全重新設(shè)計(jì)和制造PCB。如果能在概念設(shè)計(jì)階段開(kāi)始之前考慮功率預(yù)算，則可以避免潛在的項(xiàng)目計(jì)劃延遲（參見(jiàn)圖1）。

在考慮這一點(diǎn)的情況下，先創(chuàng)建真實(shí)的功率預(yù)算，然后選擇控制器。包括您所需的所有電源電軌：2.5 V、3.3 V、5 V等。包括所有會(huì)消耗每個(gè)電軌功率的上拉電阻、離散器件和IC。使用這些值反向工作，以如圖2b所示，估算您需要的電源。使用電力樹(shù)系統(tǒng)設(shè)計(jì)工具，例如LTpowerPlanner（圖3）來(lái)輕松創(chuàng)建支持所需的功率預(yù)算的電力樹(shù)。

圖2.避開(kāi)電力樹(shù)中的限流設(shè)計(jì)缺陷

圖3.LTpowerPlanner電源樹(shù)

圖4.物理接觸和電流處理能力

布局和布線

正確的布局和布線可以避免因錯(cuò)誤的走線寬度、錯(cuò)誤的通孔、引腳（連接器）數(shù)量不足、錯(cuò)誤的接觸點(diǎn)大小等導(dǎo)致軌道被燒毀，進(jìn)而引發(fā)電流限制。下面章節(jié)介紹了一些值得注意的地方，也提供幾個(gè)PCB設(shè)計(jì)技巧。

連接器和引腳接頭

將圖2中所示的示例的總電流擴(kuò)展至17 A，那么設(shè)計(jì)人員必須考慮引腳的電流處理接觸能力，如圖4所示。一般來(lái)說(shuō)，引腳或接觸點(diǎn)的載流能力受幾個(gè)因素影響，例如引腳的大小（接觸面積）、金屬成分等。直徑為1.1 mm1的典型過(guò)孔凸式連接引腳的電流約為3 A。如果需要17 A，那么應(yīng)確保您的設(shè)計(jì)具有足夠多的引腳，足以處理總體的載流容量。這可以通過(guò)增大每個(gè)導(dǎo)體（或觸點(diǎn)）的載流能力來(lái)輕松實(shí)現(xiàn)，并保留一些安全裕度，使其載流能力超過(guò)PCB電路的總電流消耗。

在本例中，要實(shí)現(xiàn)17 A需要6個(gè)引腳（且具備1A余量）。VCC和GND一共需要12個(gè)引腳。要減少觸點(diǎn)個(gè)數(shù)，可以考慮使用電源插座或更大的觸點(diǎn)。

布線

使用可用的線上PCB工具來(lái)幫助確定布局的電流能力。一盎司電軌寬度為1.27 mm的銅質(zhì)PCB的載流能力約為3 A，電軌寬度為3 mm時(shí)，載流能力約為5 A。還要留出一些余量，所以20 A的電軌的寬度需要達(dá)到19 mm（約20 mm）（請(qǐng)注意，本例未考慮溫度升高帶來(lái)的影響）。從圖4可以看出，因?yàn)槭躊SU和系統(tǒng)電路的空間限制，無(wú)法實(shí)現(xiàn)20 mm電軌寬度。要解決這個(gè)問(wèn)題，一個(gè)簡(jiǎn)單的解決方案是使用多層PCB。將布線寬度降低到（例如）3 mm，并將這些布線復(fù)制到PCB中的所有層上，以確保（所有層中的）布線的總和能夠達(dá)到至少20 A的載流能力。

過(guò)孔和連接

圖5顯示一個(gè)過(guò)孔示例，該過(guò)孔正在連接控制器的PCB的多個(gè)電源層。如果您選擇1 A過(guò)孔，但需要2 A電流，那么電軌寬度必須能夠攜帶2 A的電流，且過(guò)孔連接也要能夠處理這個(gè)電流。圖5所示的示例至少需要兩個(gè)過(guò)孔（如果空間允許，最好是三個(gè)），用于將電流連接至電源層。這個(gè)問(wèn)題經(jīng)常被忽略，一般只使用一個(gè)過(guò)孔來(lái)進(jìn)行連接。連接完成后，這個(gè)過(guò)孔會(huì)作為保險(xiǎn)絲使用，它會(huì)熔斷，并斷開(kāi)與相鄰層的電源連接。設(shè)計(jì)不良的過(guò)孔后期很難改善和解決，因?yàn)槿蹟嗟倪^(guò)孔很難注意到，或者被其他器件遮住。

圖5.過(guò)孔連接

請(qǐng)注意關(guān)于過(guò)孔和PCB電軌的下列參數(shù)：電軌寬度、過(guò)孔尺寸和電氣參數(shù)受幾個(gè)因素影響，例如PCB涂層、路由層、工作溫度等，這些因素最終會(huì)影響載流能力。以前的PCB設(shè)計(jì)技巧沒(méi)有考慮這些依賴關(guān)系，但是，設(shè)計(jì)人員在確定布局參數(shù)時(shí)，需要注意到這些。目前許多PCB電軌/過(guò)孔計(jì)算器都可在線使用。設(shè)計(jì)人員在完成原理圖設(shè)計(jì)后，最好向PCB制造商或布局工程師咨詢這些細(xì)節(jié)。

避免過(guò)熱

有許多因素會(huì)導(dǎo)致生熱，例如外殼、氣流等，但本節(jié)主要講述外露的焊盤(pán)。帶有外露焊盤(pán)的控制器，例如LTC3533、ADP5304、ADP2386、ADP5054等，如果正確連接至電路板，其熱阻會(huì)更低。一般來(lái)說(shuō)，如果控制器IC的功率MOSFET是置于裸片之中（即是整片式的），該IC的焊盤(pán)通常外露，以便散熱。如果轉(zhuǎn)換器IC使用外部功率MOSFET運(yùn)行（為控制器IC），那么控制IC通常無(wú)需要使用外露焊盤(pán)，因?yàn)樗闹饕茻嵩矗üβ蔒OSFET）本身就在IC外部。

通常，這些外露的焊盤(pán)必須焊接到PCB接地板上才有效。根據(jù)IC的不同，也有一些例外，有些控制器會(huì)指明，它們可以連接至隔離的焊盤(pán)PCB區(qū)域，以作為散熱器進(jìn)行散熱。如果不確定，請(qǐng)參閱有關(guān)部件的數(shù)據(jù)表。

當(dāng)您將外露的焊盤(pán)連接到PCB平面或隔離區(qū)域時(shí)，（a）確保將這些孔（許多排成陣列）連接到地平面以進(jìn)行散熱（熱傳遞）。對(duì)于多層PCB接地層，建議利用過(guò)孔將焊盤(pán)下方所有層上的接地層連在一起。如需更多信息，請(qǐng)參閱“散熱設(shè)計(jì)基礎(chǔ)”教程 MT-093、2AN136：“非隔離開(kāi)關(guān)電源的PCB布局考量，”3，以及AN139：“電源布局和EMI。”4

請(qǐng)注意，關(guān)于外露焊盤(pán)的討論是與控制器相關(guān)。在其他IC中使用外露焊盤(pán)可能需要使用極為不同的處理方法。如需了解更多與使用外露焊盤(pán)相關(guān)的討論，請(qǐng)?jiān)L問(wèn)EngineerZone。?5

結(jié)論與匯總

要設(shè)計(jì)低噪聲、不會(huì)因?yàn)殡娷壔蜻^(guò)孔燒毀而影響系統(tǒng)電路的電源，從成本、效率、效率和PCB面積大小各方面來(lái)說(shuō)都是一項(xiàng)挑戰(zhàn)。本文強(qiáng)調(diào)了一些設(shè)計(jì)人員可能會(huì)忽略的地方，例如使用功率預(yù)算分析來(lái)構(gòu)建電力樹(shù)，以支持所有的后端負(fù)載。

原理圖和模擬只是設(shè)計(jì)的第一步，之后是謹(jǐn)慎的器件定位和路由技術(shù)。過(guò)孔、電軌和載流能力都必須符合要求，并接受評(píng)估。如果接口位置存在開(kāi)關(guān)噪聲，或者開(kāi)關(guān)噪聲到達(dá)IC的功率引腳，那么系統(tǒng)電路會(huì)失常，且難以隔離并排除故障。

參考資料

1 61302221121連接引腳。Würth Elektronik。

2 MT-093教程：“散熱設(shè)計(jì)基礎(chǔ)。”ADI公司，2009年。

3 應(yīng)用筆記136：“非隔離開(kāi)關(guān)電源的PCB布局考量。”凌力爾特，2012年6月。

4 應(yīng)用筆記139：“電源布局和EMI。”凌力爾特，2012年10月。

5 AD8045裸露焊盤(pán)連接。EngineerZone，2011年1月。

作者簡(jiǎn)介

Ching Man是歐洲中央應(yīng)用中心的應(yīng)用工程師，工作地點(diǎn)在愛(ài)爾蘭利默里克。他在應(yīng)用、硬件系統(tǒng)和ASIC設(shè)計(jì)領(lǐng)域擁有超過(guò)27年的經(jīng)驗(yàn)。Ching于2007年加入ADI公司，面向歐洲市場(chǎng)提供高速ADC、DAC、3D飛行時(shí)間成像、LIDAR和軟件定義的無(wú)線電（SDR）等相關(guān)設(shè)計(jì)技術(shù)支持。他分別于1991年和1993年獲得英國(guó)倫敦威斯敏斯特大學(xué)的電子工程（榮譽(yù)）學(xué)士學(xué)位和VLSI和數(shù)字信號(hào)處理系統(tǒng)碩士學(xué)位。

Ching在IEEE、IET、electronica發(fā)表多篇文章并撰寫(xiě)ADI指南、研討會(huì)和會(huì)議論文。此外，他于1998年獲得特許工程師資質(zhì)，目前是英國(guó)工程技術(shù)學(xué)會(huì)（IET）的成員。他目前的研究活動(dòng)涉及系統(tǒng)、ASIC和算法架構(gòu)、信號(hào)處理和降噪技術(shù)，以及aquamarine光纖聲吶傳感器系統(tǒng)設(shè)計(jì)、應(yīng)用和開(kāi)發(fā)。