引言

DDS在相對帶寬、頻率轉換時間、相位連續性、正交輸出、高分辨力以及集成化等方面都遠遠超過了傳統頻率合成技術所能達到的水平，為系統提供了優于模擬信號源的性能。利用DDS技術可以很方便地實現多種信號。本設計的核心部分正是基于DDS技術，進行所需中頻信號源的設計。

硬件電路的設計

該中頻信號源的設計基于標準CPCI總線，上位機通過改寫板上的控制參數可以很方便地輸出不同形式的波形。硬件系統的結構如圖1所示。它包括三個模塊：A是系統的核心部分，為中頻信號產生模塊； B是中頻正交檢波模塊，輸出檢波后的I、Q信號；C為中頻正交調制模塊，可以輸出帶有包絡的中頻調制信號。下面將詳細討論各個模塊的具體實現和功能。

信號源產生模塊

該模塊主要包括PCI總線接口、信號產生控制邏輯電路（FPGA）、DDS芯片以及相應的放大、濾波和衰減電路。上位機通過PCI總線訪問FPGA中的寄存器，實現對各種工作模式的控制。其中FPGA選用的是Altera公司的EP1K50TC144。晶振除了提供板上各個模塊工作所需時鐘外，還提供給其他處理板作為外時鐘。設計中采用的DDS是AD9854，片內的4~20倍的時鐘乘法器可使內部工作頻率達到300MHz，輸出信號的頻率可達100MHz。

DDS的各種參數控制信號均由FPGA來提供，實現不同形式信號的輸出。DDS1輸出的chirp（線性調頻）信號經過放大濾波后送入數控衰減器，然后進行波束調制，調制后的信號ROUT從前面板輸出。DDS2輸出的連續波信號經放大濾波后再經過兩級功分器輸出三個信號F1_out、F2_out和 F3_out，作為正交調制和檢波模塊的本振信號，通過板內的SMA與相應的模塊連接。

正交檢波模塊

如圖1中陰影部分所示，包括兩路正交檢波電路。被檢波的中頻信號RF1（RF2）由前面板送到板內，經過運放后輸入正交檢波器，本振信號由板內的SMA引入，即F1_in和F2_in，由模塊A中功分器的輸出F1_out和F2_out提供。經過正交檢波器后輸出I、Q信號，分別經濾波放大后輸出，即得到需要的信號。

正交調制模塊

該模塊完成中頻上的正交調制功能。本振信號通過板內的SMA送給正交調制模塊，經放大后送給正交調制器，I、Q信號從前面板直接送給正交調制器，調制后的信號經放大濾波后送給功分器，輸出兩路中頻信號。中頻信號的幅度由壓控衰減器的衰減控制量來控制，實現相應的信號包絡調制。壓控衰減器的控制量（圖1中的Con1和Con2）由前面板輸入。

中頻信號源在某雷達干擾系統中的應用

中頻信號源可以為雷達干擾實驗系統提供所需的雷達信號，以及完成對信號的中頻正交檢波與調制。

中頻信號源在雷達模擬器和回波模擬器中的應用

在雷達模擬器和回波模擬器中共用一塊中頻信號源板，具體應用如下：

模塊A：產生雷達定時信號，如雷達重復周期PRT、組領脈沖CPI以及雷達發射信號R_OUT和外時鐘CLK，同時給正交調制模塊及檢波模塊提供本振信號。這里的R_OUT就是上文提到的送往雷達干擾機模擬器的雷達發射信號。其具體實現過程為：上位機通過PCI總線訪問板上FPGA芯片中的控制寄存器，控制雷達模擬器的各種參數，如PRT的變化方式以及R_OUT的輸出形式等。不同模式參數的具體實現由FPGA來完成。FPGA除了產生上述的PRT、CPI等信號外，還要產生DDS的讀寫及控制信號，來控制DDS1和DDS2的輸出。DDS1根據前端FPGA送出的控制字輸出相應的雷達發射信號，有單點頻模式、循環模式和隨機捷變模式，信號的形式為脈沖線性調頻信號，帶寬為5MHz~20MHz可編程，脈寬10ms~50ms可編程，載頻為40MHz~90MHz，具有捷變頻的功能。DDS2輸出的是正弦連續波信號，也具有捷變頻的功能，捷變的方式與DDS1一致。DDS2產生的信號經過放大、濾波和功分電路后從板子內部的SMA輸出，作為檢波模塊和本振模塊的本振，從而保證雷達模擬器和回波模擬器的載頻與雷達發射信號的一致性。

由DDS1輸出的雷達信號經放大濾波后送給數控衰減器進行雷達天線掃描的調制，輸出具有雷達天線包絡的信號。數控衰減器的衰減范圍為65dB，可控位數為12bit，最小步進0.5dB。圖2所示為FPGA送給數控衰減器的控制量，系統要求干擾機接收信號的動態范圍為60dB，因此衰減控制量的最大差值為60 dB。由于天線圖的周期太長，為了便于觀測，可以對輸出的天線圖進行A/D采樣，采樣后如圖3所示。橫坐標表示采樣點，縱坐標為對幅值求對數后的量化值。該圖即為天線的包絡，讀圖可以知道天線主瓣與旁瓣的dB差值，主瓣與第四旁瓣的差值為50 dB。外時鐘CLK信號是板內時鐘經過時鐘驅動芯片送往前面板的SMA頭輸出，可以提供給雷達模擬器處理板和回波模擬器處理板使用。

模塊B：完成中頻上的正交檢波，對雷達回波中頻信號和干擾中頻信號合成后的信號進行檢波，本振信號由DDS2的輸出提供，即F1_out和F2_out，分別與F1_in和F2_in相連。該模塊設計了兩路是因為要對雷達分別進行主天線和輔助天線的處理。對DDS送來的主天線和輔助天線的合成信號分別進行正交檢波，輸出兩路I、Q信號送給雷達模擬器。

模塊C：對雷達回波模擬器產生的基帶正交信號進行調制，調制到具有捷變功能的中頻本振上，本振信號F3_in由DDS2經過功分器輸出的F3_out提供，本振變化的規律與DDS1產生的雷達發射信號的變化一致。中頻調制后的信號經過功分器分成兩路，再經過壓控振蕩器，分別對兩路信號進行天線調制，其中一路作為主天線回波信號，另一路作為輔助天線回波信號。壓控衰減器的控制量由雷達回波模擬器經由前面板的Con1和Con2提供。

結語

本設計主要有以下幾個特點：

1. 該系統采用DDS技術，可以滿足高線性度、高穩定度、高信噪比和低雜散的要求。

2. 用上位機可以簡單方便地控制信號波形參數，為不同頻率、不同波形的要求提供了通用平臺。

3. 能夠在產生中頻信號的同時，對信號進行任意包絡的波束調制。

4. 該系統還能夠完成正交檢波和正交調制的功能。

5. 硬件結構簡單，功能劃分清晰，各模塊可單獨使用。

以上介紹了一種應用在某雷達干擾仿真系統中的中頻信號源的設計與實現。只要改寫FPGA中控制DDS的部分參數就可以根據要求改變信號的輸出形式，簡單方便，輸出信號的各項指標均能達到很高的要求。

責任編輯：gt