電子發燒友App
如今的世界充斥著各種數字信號和模擬信號。這些信號表現不同，但通常都被用來幫助實現更大的目標。想象你是負責控制 HVAC 裝置的工程師。無論你打算使用哪種類型的微控制器或微處理器，它必須能夠讀取具有無限量值的模擬溫度，并將其轉換為分立步進中的二進制表示形式。這種二進制表示的模擬值將由微控制器或微處理器處理。這些數據將被 HVAC 裝置用來幫助執行一個程序，以幫助維持穩定的環境。在處理需要由數字系統處理的模擬值時，模數轉換器 （ADC） 是必不可少的。同樣的理論也向后適用于需要轉換成模擬信號的數字信號。在線播放歌曲涉及到將數字信號轉換為模擬信號的幾個步進。主機設備從服務器接收到的信號將是原始模擬信號的二進制表示。偵聽器無法解讀此二進制數據的音頻響應。原始信號是模擬的，所以最后的表示也應是模擬的。模數轉換器 （ADC） 可以解決這個問題。這種類型的設備可以將一個被模數轉換器編碼的二進制代碼轉換回模擬電壓。
對如今的工程師來說，將模擬信號和數字信號相互轉換是一項不可避免的任務。有很多不同類型的模數轉換器和數模轉換器。雖然它們的架構不同，但功能是類似的。不能用模擬值來進行數字信號處理，這就跟講法語的人跟講德語的人無法交談是一個道理，必須要有翻譯員才行，而 ADC 和 DAC 就相當于翻譯員。當 ADC “看到”模擬電壓時，其工作就是在給定的時間段內將模擬電壓轉換為二進制碼，這意味著它必須在瞬間完成對模擬電壓的采樣，然后確定 ADC 輸出端的二進制值。該器件每秒鐘采樣的數量將在其說明文檔中被調出。例如 Maxim Integrated 的 MAX1118EKA+T。該器件的采樣率為100 kHz，即每秒鐘對輸入端的模擬電壓采樣 100，000 次。它能夠在一秒鐘內采集這么多樣本，意味著可以通過使用二進制表示來精確地記錄模擬電壓。有時，ADC 的采樣速率不夠高，不足以準確地重建引起混疊的輸入。這時，信號開始無法彼此區分或混疊。想象一下，數碼攝像機每秒可拍攝 24 幀，對大多數應用來說是足夠的，但要捕捉移動非?？斓奈矬w，可能就會導致圖像扭曲?；叵刖攀甏笃谠陔娨暽峡翠浵駧У男Ч?，電視上的圖像會不停閃爍，這是因為電視本身的刷新率比錄像帶的每秒幀數還要快。圖像之所以會扭曲，是因為視頻實際上是一連串圖片的組合。視頻實際無法呈現出每兩幅圖片之間發生的所有活動。ADC 也是同樣的道理。為避免這種情況，應確保采樣率至少比需要傳輸的最高頻率高兩倍。這通常被稱為“奈奎斯特率”。
更高的采樣率可以使設備更加精確，但這不是控制精度的唯一方法。這是一個將模擬信號轉換為二進制碼的過程，因此，有一定數量的離散步進可用于表示特定時間點的電壓。用來表示這個數字的位數是分辨率。ADC 的分辨率越高，可采取的分立步進就越多。為獲取更多細節，應了解如何確定 ADC 可采取的步進的數量。ADC 的一個二進制輸出可代表供電電壓。如果供電電壓是 10 V 并且有一個 8 位 ADC，可能會有 256 步。分辨率可通過等式 2n 計算出來?！?”是一個常數，“N”代表位數。例如，等式 28 的結果是 256 步。如果供電電壓是 10 V 并且有 256 步，那么每步是 39.0625 mV。針對每個步將會有不同的二進制碼。如果在 ADC 上從低到高運行所有可能的輸入選項，就可以看到結果呈現出樓梯的形狀，這是 ADC 傳遞函數的圖形表示。圖 1 展示了使用 3 位 ADC 和 2 V 基準進行的轉換。
圖 1： 3 位 ADC 和 2V 基準的傳遞函數。（由 Microchip Technology 提供）
對于 3 位 ADC，可以通過以下 2n 等式來計算步總數：
如圖 1 所示，000 與 111 之間有 8 步。每兩步之間增加 1 個 LSB。
如前所述，ADC 有幾種不同的架構。三種最常見的 ADC 架構是逐次逼近寄存器 （SAR）、三角積分 （?∑） 和流水線轉換器。每一種類型的轉換器都可以將模擬信號轉換為數字輸出，但在實現過程方面有細微的差別。SAR 對模擬輸入進行采樣并保存，然后將其轉換為數字信號并輸出。三角積分轉換器取的是一段時間內所采樣本的平均值，然后再轉換為數字信號。流水線轉換器將轉換過程劃分為多個階段，以實現超快的轉換速度。這些轉換器都各有優勢和劣勢。SAR 架構易于使用，通常具有低功耗、低延時和高精度的優點。三角積分轉換器具有分辨率極高、穩定性高、功耗低和成本低的優點，但工作速度要比 SAR 和流水線架構低很多。流水線 ADC 的工作速度和帶寬相對較高，但分辨率較低，需要更多的功耗。
逐次逼近寄存器
逐次逼近寄存器是最常見的 ADC 類型，其通常會有一個 I2C 或 SPI 接口，有時會有一個并行輸出。為幫助處理模擬信號，SAR ADC 將采樣并保存，以維持信號恒定。它帶有一個比較器，可以根據內部 DAC 測量模擬輸入。此時，DAC 將被設置為其潛在電壓的 ?。如果輸入高于 DAC，比較器將輸出 1 以存儲在逐次逼近寄存器的 MSB 中。然后，DAC 將被設置為其潛在電壓的 ?。這個過程將重復下去。DAC 的下一個值是 1/8，然后是 1/16，以此類推，直到所有的位被加載到寄存器。打個比方，為了確定某個物品的重量，我們會逐次增加或減少砝碼，這是同樣的道理。下面的圖 2 說明了這一點。
圖 2： 逐次逼近 ADC 將模擬值轉換為數字值的圖示。（由 Analog Devices 提供）
方塊 = 45 個單位。第一次嘗試將放上 32 個小方塊，每個小方塊為 1 個單位。該方塊比所有小方塊還要重，因此保留 32 個小方塊。下一步是增加 16 個小方塊，即 32 + 16 = 48，結果比方塊要重，拿走這 16 個小方塊。下一步是增加 8 個小方塊，即 32 + 8 = 40，仍需增加小方塊?？梢栽僭黾?4 個小方塊，達到 44 個。之后再增加 2 個小方塊，即 46 個單位，但這樣會大于 45，因此拿走這 2 個小方塊。最后增加 1 個小方塊，天平達到平衡。每次增加的小方塊的數量都是上一次的一半。這個圖示展示了 SAR 中 DAC 提供數值的過程。圖 3 顯示了逐次逼近寄存器 ADC 的框圖。
圖 3： 逐次逼近 ADC 的功能框圖。（由 Analog Devices 提供）
SAR ADC 的例子包括 Texas Instruments 的 ADS7886SDBVT。這是一個 12 位 ADC，意味著 0 V 與電源電壓之間有 4，096 步。采樣率為 1 MHz，即每秒查看輸入一百萬次。在應用于成品之前應測試 ADC 性能，因此，制造商通常會制作評估工具來幫助測試。ADS7886SDBVT 擁有此類評估工具，即 ADS7886EVM。該工具提供了一個帶有 ADC 功能測試所需的所有無源器件的電路板，使測試更加輕松。
三角積分 ?∑
三角積分轉換器非常適用于需要高分辨率和精度的應用，錄音就是三角積分轉換器的一個很好的用例。三角積分轉換器需要對其輸入進行過采樣。討論三角積分轉換器時，通常無需考慮奈奎斯特率，當采樣率比最高采樣頻率高大約 20 倍時，它們會達到最佳運行狀態。三角積分轉換器的輸出被輸送到數字濾波器和抽取器，以處理數字位流，形成最終輸出。數字濾波器和輸出之間通常有一個串行接口。三角積分轉換器的例子包括 Analog Devices， Inc 的 AD7175-2BRUZ。 圖 4 為 AD7175-2BRUZ 的功能框圖。
圖 4： Analog Devices AD7175-2BRUZ 三角積分 ADC 的功能框圖。（由 Analog Devices 提供）
三角積分 ADC 具有 24 位分辨率和 250 kHz 的采樣率，步進總數有可能達到 16，777，216，這意味著它的分辨率比上一個例子的 SAR ADC 還要高很多，但采樣率只有后者的大約 ?。和之前的示例一樣，AD7175-2BRUZ 也有一個測試用的評估板。這塊電路板是 EVAL-AD7175-2SDZ，提供了輕松評估 ADC 的方式。
流水線
流水線 ADC 是速度最快的。“ADC 架構 IV： 流水線分區 ADC”中的例子通過 6 位流水線 ADC 說明了這一點。它會象 SAR 一樣采樣并保存，但在那之后，3 位子 ADC 閃存轉換器將直接對信號進行數字化處理。3 位轉換將針對 3 個最大有效位。之后，子 DAC 會將模擬信號轉換回數字信號。ADC 將從采樣和保存輸出中減去該輸出，將其放大，然后發送回第二級 3 位子 ADC，以處理其余三個最小有效位。圖 5 的框圖可以說明這一點。
圖 5： 流水線分區 ADC 的功能框圖。（由 Analog Devices 提供）
流水線 ADC 的例子包括 Texas Instruments 的 ADC10080CIMT/NOPB。它是一個 10 位 ADC，可達到 1，024 步，每秒可轉換 80 兆樣本。這種設備可用于超聲波和成像、儀器、數據采集系統，或者任何涉及快速轉換的應用。查看 ADC10080CIMT/NOPB 框圖可以了解如何按前面所述進行設置。圖 6 是 ADC1008CIMT/NOPB 規格書中的框圖。
圖 6： Texas Instruments ADC10080CIMT/NOPB 的功能框圖。（圖片由 Texas Instruments 友情提供）
二進制加權 DAC
到目前為止，本文重點講述了 ADC 的數據轉換，但這只是需要考慮的一部分。通常需要將二進制數據轉換回模擬信號，這時就需要數模轉換器。學校教授的第一種 DAC 通常是二進制加權 DAC。它需要使用一個電阻器系統，其輸出將全部輸入到同一個求和電阻器。有效位更大，輸出的電流也就更多。這是通過創建一個反比的電阻器網絡來完成的。數字碼的每個二進制位將擁有相同的電壓值，通過對每個位使用反比電阻器，較大的位將允許更多的電流通過。這種轉換方法如今已經不常用了，現在有更簡單的方法。不過，它是說明 DAC 運作方式的絕佳著手點。這種方法最大的困難在于找到能夠相互配合的不同等級的電阻器。此外，二進制加權方法要求容差非常小，而且需要幾個不同值的電阻器，這比相似值的電阻器很難找。圖 7 通過二進制加權電阻器網絡的圖示展示了這種架構。
圖 7： 二進制加權電阻器網絡的圖示。（圖片由 Georgia Institute of Technology 提供）
串式 DAC
另一種常見的 DAC 架構是串式 DAC。這是最簡單，也是線性最小的架構，有時被稱為“Kelvin 分頻器”。這種 DAC 有一系列串聯的等值電阻器，頂部有基準電壓值，串聯的前面有高阻抗的電阻器，并且每個節點都有專用于二進制碼的開關，在設備讀取該代碼時關閉。這有助于模擬電壓值的使用，而該值取決于二進制輸入。圖 8 來自 Texas Instruments 的標題為“什么是串式 DAC？”的視頻。代碼 010 被選為十進制值 2。010 的開關處于關閉狀態，使該節點的 DC 電壓傳輸到求和放大器。
圖 8： 串式 DAC 的圖示。（圖片由 Texas Instruments 友情提供）
串式 DAC 很容易形成，因為串聯的每個部分都使用等值電阻器（不包括高阻抗電阻器）。串式 DAC 的例子包括 Analog Devices Inc. 的 AD5683RBRMZ。它是一個與 SPI 配合的 16 位串式 DAC。圖 9 是這個設備的功能框圖，圖 10 是電阻分壓器的功能框圖。這款產品也有評估工具，即 EVAL-AD5683RSDZ
圖 9 和圖 10： Analog Devices AD5683RBRMZ（左）及其電阻分壓器網絡（右）的功能框圖。（由 Analog Devices 提供）
R-2R
R-2R 網絡是一種很常見的 DAC 架構。它只使用兩個電阻值，只要 2R 是 R 的兩倍，這兩個值就無關緊要。這使得 R-2R DAC 的可擴展性很大。無論這種 DAC 是多少位，都只需要兩個電阻值。圖 11 展示了 4 位 R-2R 梯形網絡。
圖 11： R-2R DAC 的圖示。（由 Analog Devices 提供）
這種分頻器網絡使用了戴維南定理，最終為整個“R”網絡實現戴維南等效電阻。每個階段都允許電壓翻倍，直到最后階段。在這個例子中，如果 Vref 是5 V，那么 LSB 最左邊的階段只能產生 0.3125 V。從左到右的比例電壓輸出將是：
這是所有數字輸入的代表，X0 是 LSB，X3 是 MSB。使用 5 V 基準可得到：
按照相同的邏輯，要找到最大有效位的模擬電壓值，可以使用以下等式：
如果有一個 1111 的二進制輸入，輸出就不會等于 5 V。請回想前面討論的解決方法。如果是 4 位 DAC，可以有 16 步。這是因為 24 等于 16。LSB 是 0.3125 V，如果你認為直接用 0.3125 x 16 = 5，那就錯了，因為其中一步涉及接地的 0 V，以代表二進制 0000。這意味著可實現的最高電壓是電源電壓減去一個 LSB 電壓，結果是 4.6875 V。
R-2R DAC 的例子包括 Texas Instruments 的 DAC8734SPFB。它是一個 16 位轉換器，可體現這些設備的可擴展性。它的 R-2R 網絡的布局與上個例子非常相似。圖 12 展示了 DAC8734SPFB 的 R-2R 網絡。DAC8734SPFB 也有評估工具，即 DAC8734EVM。
圖 12： Texas Instruments 的 DAC8734SPFB R-2R DAC 的圖示。（圖片由 Texas Instruments 友情提供）
還有許多其他類型的 ADC/DAC架構，但本文僅討論一些更常見的架構。這些設備對如今的數字信號處理而言是必不可少的。如果沒有 ADC/DAC 器件，就無法將模擬輸出集成到任何類型的數字信號處理中，反之亦然。對外行來說這沒有什么，但對于負責將模擬部件連接到數字系統的工程師而言，這是需要考慮的最重要的步驟之一。在思考模數轉換時，可以回想一下講不同語言的兩個人交談的類比。如果沒有翻譯員，講不同語言的人就無法溝通。如果沒有正確使用 ADC/DAC器件，設備只能使用單純的模擬信號或數字信號。ADC/DAC 器件是這兩個領域之間的橋梁。
資源
- “AVR127： Understanding ADC Parameters”.May.2016.
- “Choose the right A/D converter for your application”.Retrieved 8 May.2017.
- Kester， Walt.“ADC Architectures II： Successive Approximation ADCs”.Oct. 2008.
- Kester， Walt.“ADC Architectures III： Sigma-Delta ADC Basics”.Oct. 2008.
- Kester， Walt.“ADC Architectures IV： Sigma-Delta ADC Advanced Concepts and Applications”.Oct. 2008.
- Kester， Walt.“ADC Architectures V： Pipelined Subranging ADCs” Oct. 2008.
- Kester， Walt.“DAC Interface Fundamentals”.Oct. 2008.
- Kester， Walt.“Basic DAC Architectures II： Binary DACs”.Oct. 2008.
- Lee， J.， Jeelani K.， Beckwith， J. “Digital to Analog Converter”.Retrieved 8 May.2017
- Poole， Matt.“What is a String DAC？”.April 4， 2016
工商網監
評論