大家好，歡迎回來(lái)。

前面我們給大家分享了DC-DC開(kāi)關(guān)電源的開(kāi)關(guān)波形高頻振蕩產(chǎn)生的原因：【技術(shù)分享】DC-DC開(kāi)關(guān)電源實(shí)戰(zhàn)經(jīng)驗(yàn)分享之開(kāi)關(guān)波形高頻振蕩分析與改善（點(diǎn)擊回看）

這一期為大家分享的是：DC-DC開(kāi)關(guān)電源的效率優(yōu)化。

- 效率的定義 -

DC-DC開(kāi)關(guān)電源的效率是指輸出功率比上輸入功率，是影響整機(jī)功耗的重要指標(biāo)，計(jì)算公式如下：

我們希望效率越高越好，這樣整體的損耗就越低，對(duì)于筆記本電腦或者手機(jī)來(lái)說(shuō)，可以獲得更長(zhǎng)的續(xù)航。一般來(lái)說(shuō)，由于存在各種損耗，效率是無(wú)法達(dá)到100%的，DC-DC開(kāi)關(guān)電源的損耗主要來(lái)源為：

功率器件損耗

PCB走線損耗

下面為大家分析一下這兩種損耗。

- 損耗分析 -

前面提到了開(kāi)關(guān)電源的損耗主要來(lái)自功率器件的損耗和PCB走線的損耗：

01功率器件損耗

DC-DC功率器件主要是MOS管和電感，因此損耗也主要來(lái)自這兩個(gè)器件。

MOS管的損耗主要包括開(kāi)關(guān)損耗和導(dǎo)通損耗以及體二極管造成的損耗：

（1）MOS開(kāi)關(guān)損耗：High Side MOS在開(kāi)啟和關(guān)斷的過(guò)程中，出現(xiàn)電壓和電流交疊區(qū)，如下圖所示，t1~t3這段時(shí)間。因此在開(kāi)啟和關(guān)斷的過(guò)程都會(huì)出現(xiàn)較大的損耗，計(jì)算公式如下：

（MOS開(kāi)啟過(guò)程）

Low Side MOS的開(kāi)關(guān)過(guò)程是在dead time結(jié)束時(shí)，此時(shí)體二極管續(xù)流，因此VDS較低，通常認(rèn)為是軟開(kāi)關(guān)。

（2）MOS導(dǎo)通損耗：High Side MOS和Low Side MOS在導(dǎo)通的時(shí)候都會(huì)存在損耗，跟MOS的導(dǎo)通電阻Rdson和電流有效值Irms相關(guān)：

（3）dead time損耗：這里主要是指Low Side MOS的體二極管在dead time期間續(xù)流產(chǎn)生的損耗以及反向恢復(fù)時(shí)產(chǎn)生的損耗。

體二極管存在導(dǎo)通壓降和電流，這部分會(huì)產(chǎn)生損耗：

反向恢復(fù)損耗：體二極管反向恢復(fù)時(shí)，上管還處在導(dǎo)通過(guò)程中，VDS維持在VIN，如下圖所示：

計(jì)算公式如下：

（4）電感損耗：電感損耗主要分為線圈損耗和磁芯損耗，線圈損耗是電感銅線的直流電阻造成的損耗，磁芯損耗主要是電感磁特性造成的。

（電感電流波形）

線圈損耗可以用如下公式計(jì)算：

磁芯損耗跟磁芯材料強(qiáng)相關(guān)，很難計(jì)算，需要聯(lián)系電感廠商獲取。

02PCB走線損耗

主板上的走線通過(guò)銅箔實(shí)現(xiàn)，因此也會(huì)存在阻抗，當(dāng)電流流過(guò)時(shí)，便會(huì)產(chǎn)生損耗。如下圖所示，輸入電流路徑從源端到DC-DC輸入存在RPCB1和RPCB2，輸出電流路徑從DC-DC輸出到設(shè)備存在RPCB3和RPCB4。

輸入和輸出路徑的阻抗造成的損耗如下：

- 如何提高效率-

前面分析了各種損耗產(chǎn)生的原因，主要是功率器件和PCB阻抗，因此要降低損耗，也主要從這兩個(gè)方面入手。

01High Side MOS選型

High Side MOS的開(kāi)關(guān)損耗跟開(kāi)關(guān)頻率和MOS的柵極電荷Qg相關(guān)，因此可以通過(guò)降低開(kāi)關(guān)頻率，或者選用Qg較小的MOS來(lái)減小開(kāi)關(guān)損耗；而導(dǎo)通損耗主要跟MOS的Rdson相關(guān)，因此需要減小Rdson才能減小導(dǎo)通損耗。

同一系列的MOS，Qg和Rdson是兩個(gè)對(duì)立的參數(shù)，Qg小的對(duì)應(yīng)Rdson比較大，Rdson小的對(duì)應(yīng)Qg比較大，因此需要折中。對(duì)于輸入和輸出壓差較大的buck應(yīng)用，由于占空比D較小，High Side MOS的電流有效值Irms也較小，導(dǎo)通損耗占比小，主要還是開(kāi)關(guān)損耗，因此High Side MOS優(yōu)先選擇Qg較小的型號(hào)。

02Low Side MOS選型

Low Side MOS的主要損耗就是導(dǎo)通損耗，因此更小的Rdson可有效降低損耗。

03MOS封裝

Rdson不僅跟MOS的芯片設(shè)計(jì)相關(guān)，跟封裝也有較大的關(guān)系，如下圖所示：

（1）傳統(tǒng)打線方式的MOS，金屬線上存在較大的寄生電阻，并且兩顆MOS在PCB上也會(huì)引入寄生電阻。

（2）Dual-NMOS則是將兩顆MOS放在同一個(gè)封裝內(nèi)，通過(guò)一大塊銅箔相連，大幅減小了打線引起的寄生電阻。

（3）Single-die的DrMOS或者converter，將MOS和驅(qū)動(dòng)電路或控制電路都做在同一顆芯片上，這樣就可以將寄生電阻做到最小。

因此，想要獲得更高的效率，推薦采用single-die的DrMOS或者converter。晶豐明源提供的功率級(jí)方案（DrMOS，converter）都是single-die的設(shè)計(jì)，可以獲得更高的效率。

04Low Side MOS 并聯(lián)肖特基二極管

通過(guò)前面的分析我們可以得知，在dead time這段時(shí)間，Low Side MOS的體二極管導(dǎo)通造成損耗，這個(gè)部分跟開(kāi)關(guān)頻率和二極管導(dǎo)通壓降成正比，因此可以降低開(kāi)關(guān)頻率或者采用dead time更小的MOS驅(qū)動(dòng)芯片，或者外部并聯(lián)肖特基二極管，減小VSD。

另外，在High Side MOS開(kāi)啟的時(shí)候，體二極管反向恢復(fù)造成損耗，也可以通過(guò)并聯(lián)肖特基二極管的方式來(lái)減小（肖特基二極管反向恢復(fù)更快，造成的Qrr更小）。

05電感選型

電感的損耗主要是線圈損耗和磁芯損耗，在磁芯材料相同的情況下，可選用DCR較小的電感，減小線圈損耗。

06減小PCB走線損耗

可通過(guò)增大銅箔的橫截面積和優(yōu)化DC-DC模塊的擺放位置來(lái)減小PCB走線的寄生電阻產(chǎn)生的損耗。

（1）在走線距離不變的情況下，減小PCB走線的寄生電阻，可以通過(guò)增大銅箔的橫截面積來(lái)實(shí)現(xiàn)，主要是增加銅箔的寬度和厚度。

（2）PCB空間限制，銅箔不能無(wú)限制增加寬度和厚度，此時(shí)可以優(yōu)化DC-DC模塊的位置來(lái)減小損耗。

主要分為兩種情況：DC-DC輸出只給一個(gè)device供電；DC-DC輸出同時(shí)給多個(gè)device供電。

PCB整體損耗如下：

在兩種極限情況下：（1）DC-DC無(wú)限靠近device，RPCB_total=RPCB_IN；（2）DC-DC無(wú)限靠近輸入端，RPCB_total=RPCB_OUT；功耗分別為PLOSS(PCB)_1?=I2IN?X RPCB_total和PLOSS(PCB)_2?=I2OUT?X?RPCB_total；由于IOUT＞IIN，第一種情況功耗明顯小于第二種。因此，只有一個(gè)device的情況下，DC-DC模塊應(yīng)靠近device擺放。

對(duì)于單個(gè)DC-DC模塊給多個(gè)device供電的情況（例如3.3V，5V電源），需要將DC-DC模塊靠近電流最大的device擺放。

07DC-DC工作模式

DC-DC有兩種工作模式：不連續(xù)導(dǎo)通模式（DCM）和連續(xù)導(dǎo)通模式（CCM）。一般來(lái)說(shuō)，到重載下都會(huì)進(jìn)入CCM，輕載下有的IC是工作在DCM，有的IC工作在FCCM（Force CCM）。

FCCM在電感電流到0后，下管仍然保持導(dǎo)通狀態(tài)，會(huì)出現(xiàn)負(fù)電流，這部分能量消耗在下管上面，對(duì)輸出沒(méi)有貢獻(xiàn)，導(dǎo)致效率低。DCM則是電感電流到0后，下管關(guān)斷，不會(huì)有額外的能量損失，效率較高。

如下是我司一顆converter產(chǎn)品，分別設(shè)置DCM和FCCM的效率對(duì)比，可以看到輕載下DCM的效率要高很多，重載都是處于CCM，沒(méi)有差異。

08多相切換

除了前面介紹的效率優(yōu)化手段，還有一種比較特殊的應(yīng)用：多相DC-DC，一般用于CPU、GPU等主芯片的核心供電。

多相DC-DC的特點(diǎn)在于工作相數(shù)的選擇。如果無(wú)論負(fù)載電流多大，都全相工作，輕載下就會(huì)造成額外的開(kāi)關(guān)損耗，因此需要根據(jù)負(fù)載電流來(lái)調(diào)節(jié)工作的相數(shù)，以便達(dá)到最優(yōu)的效率曲線。

單相的效率曲線一般如下所示，輕載時(shí)隨著電流增大，效率升高，到峰值后出現(xiàn)轉(zhuǎn)折，隨著電流增大，效率降低。

因此，對(duì)于多相應(yīng)用，需要在效率較高的區(qū)間內(nèi)增加相數(shù)，以維持整體效率曲線處于較高的位置，如下圖藍(lán)色實(shí)線所示。

相數(shù)切換的方式一般有兩種：主芯片發(fā)命令或信號(hào)給電源控制器；電源控制器根據(jù)負(fù)載電流自動(dòng)切換。

晶豐明源的數(shù)字控制器支持自動(dòng)切相功能：

如下圖所示，電源控制器根據(jù)負(fù)載電流自動(dòng)增加或減少相數(shù)，可以通過(guò)寄存器設(shè)定切換的電流閾值和遲滯。

- 總結(jié)-

優(yōu)化整體效率的方法總結(jié)如下：

MOS參數(shù)優(yōu)化，上管選擇Qg更小的型號(hào)，下管選擇Rdson小的型號(hào)

選用集成MOS方案，最好是single die的DrMOS或converter

下管并聯(lián)肖特基二極管

減小電感DCR

增加PCB走線的銅箔寬度和厚度

對(duì)于buck應(yīng)用，DC-DC模塊靠近device端擺放

DC-DC輕載設(shè)置為DCM模式

合理選擇多相控制器增加或減少相數(shù)的閾值 ?

晶豐明源DCDC四大產(chǎn)品系列

晶豐明源DCDC，超過(guò)100位行業(yè)頂尖精英的強(qiáng)大團(tuán)隊(duì)，構(gòu)建研發(fā)、運(yùn)營(yíng)、銷售的完整產(chǎn)業(yè)鏈條，擁有數(shù)字控制IP、大電流設(shè)計(jì)IP、BCD工藝、封裝等核心技術(shù)。高標(biāo)準(zhǔn)可靠性實(shí)驗(yàn)室，具備高溫老化、高加速應(yīng)力、溫度循環(huán)等多種可靠性鑒定和可靠性監(jiān)控能力，每一款量產(chǎn)產(chǎn)品，都經(jīng)過(guò)嚴(yán)苛的測(cè)試，確保產(chǎn)品的穩(wěn)定可靠。我們志在追趕國(guó)際巨頭的技術(shù)優(yōu)勢(shì)，躋身計(jì)算電源的重磅玩家。

-晶豐明源-

上海晶豐明源半導(dǎo)體股份有限公司成立于2008年，是國(guó)內(nèi)首家科創(chuàng)板上市的電源管理類芯片設(shè)計(jì)公司（股票代碼：688368），總部位于上海，在上海、杭州、成都和深圳設(shè)有研發(fā)中心，在蘇州、廈門(mén)、中山、青島等地設(shè)有銷售和技術(shù)支持中心。

近年來(lái)晶豐明源大力拓展業(yè)務(wù)，全面布局中高端芯片市場(chǎng)，公司堅(jiān)持“創(chuàng)芯助力智造，用心成就伙伴”的使命，為行業(yè)發(fā)展而拼搏，為國(guó)家強(qiáng)盛而立志，在晶豐明源領(lǐng)先領(lǐng)域推動(dòng)行業(yè)進(jìn)步，在中國(guó)落后的關(guān)鍵領(lǐng)域，迎難而上，努力追趕，鑄就時(shí)代芯夢(mèng)想。

審核編輯：湯梓紅