如今的射頻(RF)系統變得越來越復雜。高度的復雜性要求所有系統指標（例如嚴格的鏈接和噪聲預算）達到最佳性能。確保整個信號鏈的正確設計至關重要。

而信號鏈中，有一個部分經常會被忽視，那就是直流電源。它在系統中占據著重要地位，但也會帶來負面影響。RF系統的一個重要度量是相位噪聲，根據所選的電源解決方案，這個指標可以優化。本文研究電源設計對RF放大器相位噪聲的影響。

什么是相位噪聲？

正弦波瞬時相位Φ(t)=ωt+φ(t)=線性相位ωt+隨機相位φ(t)，隨機相位φ(t)的功率譜就是相位噪聲譜，歸一化后用功率譜密度表示。

相位噪聲采用相對值表示：

相位噪聲相當于一個噪聲源對正弦波進行相位調制，若相位噪聲較小，則調相指數(最大相偏)很小，φ(t)的功率譜與正弦波的功率譜相差不太大，所以用頻譜分析儀測正弦頻譜時，只能大致能觀察相位噪聲（但不準確，而且頻譜分析儀的動態范圍偏小）。

相位噪聲中，窄帶分量就是雜散。

信號鏈的DC電源解決方案是導致相位噪聲的一個重要成因，但它常被忽視。為信號鏈供電的電源軌上的任何噪音或波紋都可能在內部耦合。這會導致相位噪聲增加，從而可能隱藏發送的帶寬中的關鍵頻率分量，或從載波中引入雜散偏移。這些雜散靠近載波，所以特別難處理，且因為嚴格的過渡頻帶要求，給濾波器造成很大挑戰。

在進行信號鏈分析時，必須考慮到所有噪聲來源。DC電源解決方案這個噪聲源常常被忽視掉，這可能會影響和嚴重降低信號鏈的性能。

這種有規律的，不管頻率怎么變，間隔不變的就是電源雜散。

電源解決方案

DC-DC是最大的共模干擾源，很難用濾波的方法去抑制，處理共模干擾的唯一辦法：共模電感。

LDO的目的是抑制紋波，抑制低頻噪聲，要求LDO的PSRR高，帶寬大。能夠抑制DC-DC的高次諧波，一般的LDO，PSRR抑制頻率高端不到1MHz，好的LDO可達10MHz。

如果要求晶振、VCO低相位噪聲、低雜散，那么電源必須是低噪聲電源，LDO必須與其他電源LDO分開，單獨供電，保證DC高頻有必要的隔離度。晶振、VCO的電源功耗十分相近，大約1530mA，VCO的頻率很高，退耦電容47470pF即可。VCO、晶振可以共用電源，用小電阻2.210進行隔離，加足夠的退耦。

VCO電源

PLL、DDS

PLL、DDS含有數字和模擬部分，是數模混合電路，數、模電源之間要解決電源的隔離，大電流通過功率電感增加交流隔離，小電流通過電阻增大電源間隔離，DC及交流均隔離較好，防止數模串擾，降低雜散。

數模電源隔離

噪聲不僅會因為電源選擇的不同而大不相同，而且可能受到輸出電容、輸出電壓和負載影響。應當仔細考慮這些因素，尤其是對于敏感的供電軌。