Verilog HDL 數字系統(tǒng)設計
2012-08-17 21:10:51
Verilog HDL 高級數字設計源碼
2018-02-02 09:44:52
本帖最后由 lee_st 于 2017-11-30 12:35 編輯
講授內容EDA設計方法學；Verilog HDL語言；數字電路與系統(tǒng)設計；高級描述語言及工具使用；
2017-11-30 12:33:55
講授內容EDA設計方法學；Verilog HDL語言；數字電路與系統(tǒng)設計；高級描述語言及工具使用；
2017-11-30 12:36:07
講授內容EDA設計方法學；Verilog HDL語言；數字電路與系統(tǒng)設計；高級描述語言及工具使用；
2017-11-30 12:38:44
本帖最后由 lee_st 于 2017-11-30 12:42 編輯
講授內容EDA設計方法學；Verilog HDL語言；數字電路與系統(tǒng)設計；高級描述語言及工具使用；
2017-11-30 12:41:35
講授內容EDA設計方法學；Verilog HDL語言；數字電路與系統(tǒng)設計；高級描述語言及工具使用；
2017-11-30 12:44:09
講授內容EDA設計方法學；Verilog HDL語言；數字電路與系統(tǒng)設計；高級描述語言及工具使用；
2017-11-30 12:46:17
講授內容EDA設計方法學；Verilog HDL語言；數字電路與系統(tǒng)設計；高級描述語言及工具使用；
2017-11-30 12:48:48
Verilog數字VLSI設計教程
2017-09-26 14:11:58
Verilog數字系統(tǒng)設計六時序邏輯實驗2文章目錄Verilog數字系統(tǒng)設計六前言一、可控的移位寄存器是什么？二、編程1.要求：2.設計思路：3.實現代碼：4.仿真測試：總結前言隨著人工智能
2022-01-25 08:30:30
Verilog數字系統(tǒng)設計教程
2018-07-16 12:29:20
《Verilog數字系統(tǒng)設計教程》本書講述利用硬件描述語言（Verilog HDL）設計復雜數字系統(tǒng)的方法。這種方法源自 20 世紀90年代的美國，取得成效后迅速在其他先進工業(yè)國得到推廣和普及。利用
2022-03-21 13:46:22
Verilog數字系統(tǒng)設計十二復雜數字電路設計2文章目錄Verilog數字系統(tǒng)設計十二前言一、什么是FIFO控制器？二、編程1.要求：2.設計思路：3.FIFO控制器實現：總結前言隨著人工智能
2022-02-09 07:23:50
、韓國、美國等區(qū)域應用很普遍。本文簡要地介紹國內數字電路設計普遍使用的Verilog語言。verilog是什么。Verilog HDL是一種硬件描述語言，以文本形式來描述數字系統(tǒng)硬件的結構和行為的語言
2021-07-26 06:39:56
在學習了數字信號處理之后，在底部使用verilog實現了FFT的應用
2023-09-28 06:49:55
數字電路設計與Verilog HDL
2015-07-16 16:21:19
很好的verilog學習資料，并結合數字電路講述。
2013-05-07 22:00:52
數字系統(tǒng)設計：Verilog HDL實現
2015-07-16 16:19:59
DCT實現Verilog HDL的數字圖像處理源代碼
2012-08-11 09:30:53
博主最近剛開始學習FPGA設計，選用的開發(fā)語言是目前比較流行的Verilog，教材選用的是北京航空航天大學出版的《夏宇聞Verilog HDL數字系統(tǒng)設計教程》（第四版），這本書也是比較經典的一本
2022-03-22 10:26:00
數碼管前三位顯示一個000-999每隔1%s走一次的跑表，鍵盤按下跑表停止，松開跑表繼續(xù)走。我的代碼如下：編譯的時候總是顯示switch循環(huán)第一個case那里語句無效，而且等號附近出現語法錯誤，但是
2017-08-26 16:08:43
數字跑表1.實驗要求：l設計一個數字跑表，該跑表具有復位、暫停、秒表計時等功能。l跑表設三個輸入端，分別為時鐘輸入（CLK）、復位（CLR）和啟動/暫停（PAUSE）按鍵。復位信號高電平有效，可對
2012-06-03 15:10:28
基于51單片機的時鐘-跑表設計方案（程序+仿真）
2018-11-29 12:07:49
次按鍵調整不出現數字跳變情形（防抖）。 后臺走時：切換至其他功能，仍能后臺正確走時。2、 跑表顯示格式為000.0，計時單位為0.1秒，范圍為0.1秒～999.9秒后臺計時：計時中的跑表，切換至其他
2017-07-05 22:00:16
什么是數字系統(tǒng)？verilog hdl又是什么？基于verilog hdl的數字系統(tǒng)應用該如何去設計？
2021-06-21 06:54:02
基于verilog的數字時鐘程序，時鐘芯片基礎——60進制計數器設計目的讓nexys 4板上的7段碼LED顯示時鐘信息，其中包括時鐘的小時，分鐘，秒鐘部分，且能夠實現時鐘的停止計時信號，手動調整小時
2021-07-22 07:37:01
夏宇聞 Verilog 數字系統(tǒng)設計教程
2012-08-20 16:36:31
如何采用Verilog語言創(chuàng)建1-Wire主機？
2021-04-29 06:42:19
本文介紹了一種基于SoPC的數字示波器設計，在設計過程中采用了FPGA芯片、嵌入式NiosⅡ處理器以及Verilog HDL語言，簡化了電路的設計，提高了靈活性，縮短了設計周期。
2021-05-11 06:07:16
/*-----------------------------------------------名稱：電子跑表系統(tǒng)編寫：E2.0日期：19/6/11內容：基于單片機試驗板設計一個電子跑表系統(tǒng)，用
2022-01-12 06:05:17
本節(jié)通過Verilog HDL語言編寫一個具有“百分秒、秒、分”計時功能的數字跑表，可以實現一個小時以內精確至百分之一秒的計時。
2019-09-29 09:18:55
隨著數字技術的高速發(fā)展，人們已經不再采用各種功能固定的通用中、小規(guī)模集成電路和電路圖輸入方法設計數字系統(tǒng)，而是廣泛地采用硬件描述語言對數字電路的行為進行建模，并使用電子設計自動化
2022-04-19 14:40:04
題目是這樣的。數碼管前三位顯示一個跑表，從000到999之間以1%秒速度運行，當按下個獨立鍵盤時跑表停止，按下第二個時計時開始，按下第三個時計數值清零從頭開始。本人編寫的程序如下
2013-08-08 00:07:23
求助……要求：利用89C51的計數器實現數字跑表功能，通過6個LED數碼管顯示計時的時間，最大計時時間為59’59”99，計時分辨率0.01秒。控制功能：利用開關S27控制數字跑表的工作方式（S27
2017-07-02 19:01:07
1.eda 用Verilog設計數字溫度計2.子模塊設計3.整機系統(tǒng)設計4.仿真驗證5.在實驗裝置上進行硬件測試6.設計報告
2022-06-17 13:52:10
stc89c52電子跑表題目九：電子跑表的設計功能：1、做時鐘時在6位LED 顯示器上顯示分、秒；2、做跑表時顯示范圍10000.0秒~10999.9秒；3、當按下啟動按鈕跑表開始計時，按下停止按鈕停止計時，當按下復位按鈕跑表回零。按鍵控制秒表部分寫不出，跪求程序，謝謝啦！
2016-12-23 10:36:52
FPGA秒表——跑表verilog
2013-06-11 14:10:12
跪求用51單片機帶DS1302 DS18B20 LCD1602帶跑表功能的數字鐘（帶圖和程序），本人十分感激！有的話麻煩發(fā)到我郵箱1311566283@qq.com，再次感謝！
2012-05-09 12:12:47
This book is on the IEEE Standard Hardware Description Languagebased on the Verilog® Hardware
2009-07-23 09:01:32
0 采用 Verilog HDL 語言在Altera 公司的FPGA 芯片上實現了RISC_CPU 的關鍵部件狀態(tài)控制器的設計,以及在與其它各種數字邏輯設計方法的比較下,顯示出使用Verilog HDL語言的優(yōu)越性.關鍵詞
2009-08-21 10:50:0569 復雜數字邏輯系統(tǒng)的Verilog
2010-11-01 17:03:590
6位跑表電路圖
2009-01-13 19:48:56
1243 
什么是Verilog HDL？
Verilog HDL是一種硬件描述語言，用于從算法級、門級到開關級的多種抽象設計層次的數字系統(tǒng)建模。被建模的數字系統(tǒng)
2009-01-18 14:53:263677 
計算器跑表變換器電路圖
2009-03-25 09:02:46935 
積算器跑表變換器電路圖1
2009-05-23 13:57:01523 
Verilog HDL程序基本結構與程序入門
Verilog HDL程序基本結構
Verilog HDL是一種用于數字邏輯電路設計的語言。用Verilog HDL描述的
2010-02-08 11:43:302185 數字跑表原理
實例的內容及目標
1．實例的主要內容本節(jié)通過Verilog HDL語言編寫一個具有“百分秒、秒、分”計時功能的數字跑表，可以實現一個小時以
2010-02-09 09:15:353510 本教程講解了如何利用VERILOG硬件描述語言來設計和驗證一個復雜的數字系統(tǒng)的方法。下面就復雜數字系統(tǒng)的概念、用途和幾個有關的基本問題做一些說明
2011-05-09 17:01:370 本內容介紹了應用Verilog HDL進行數字系統(tǒng)設計實例
2011-09-27 16:30:2987 電子發(fā)燒友網站提供《Verilog HDL數字設計與綜合（第二版）.txt》資料免費下載
2012-04-04 15:57:240 電子發(fā)燒友網站提供《Verilog HDL_數字設計與綜合第二版.txt》資料免費下載
2012-08-07 15:17:150 Verilog_HDL的基本語法詳解（夏宇聞版）:Verilog HDL是一種用于數字邏輯電路設計的語言。用Verilog HDL描述的電路設計就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言也是一種結
2012-10-08 14:48:310 電子發(fā)燒友網站提供《Verilog數字系統(tǒng)設計教程(第二版) 夏宇聞.txt》資料免費下載
2012-10-31 15:57:580 Verilog HDL 數字設計教程【作者：賀敬凱；出版社：西安電子科技大學出版社】（本資料為ppt） 內容簡介：介紹了Verilog HDL語言，狀態(tài)機設計，仿真，還有好幾個可綜合設計的舉例，除了
2012-11-28 13:43:11489 電子發(fā)燒友網站提供《Verilog_HDL數字設計與綜合_夏宇聞譯(第二版).txt》資料免費下載
2013-01-23 12:45:010 電子發(fā)燒友網站提供《夏宇聞譯(第二版)-Verilog HDL數字設計與綜合.txt》資料免費下載
2014-09-17 00:08:460 電子發(fā)燒友網站提供《詳解Verilog HDL數字設計與綜合 夏宇聞譯（第二版）.txt》資料免費下載
2014-09-25 22:19:090 電子發(fā)燒友網站提供《數字邏輯基礎與Verilog設計（原書第2版）.txt》資料免費下載
2014-10-22 15:30:310 電子發(fā)燒友網站提供《Verilog HDL數字設計與綜合_夏宇聞譯（第二版）.txt》資料免費下載
2015-09-08 17:43:220 基于FPGA數字跑表的設計 VHDL語言
2015-10-30 10:39:2725 verilog verilog verilog verilog verilog verilog verilog verilog
2015-11-12 14:43:510 數字系統(tǒng)設計：VERILOG實現 （第2版）
2015-11-30 10:21:330 基于verilog語言的數字頻率計設計基于verilog語言的數字頻率計設計基于verilog語言的數字頻率計設計基于verilog語言的數字頻率計設計
2015-12-08 15:57:230 介紹Verilog HDL數字設計與綜合的課件
2015-12-23 10:58:540 數字電路中的FPGA和verilog教程，好東西，喜歡的朋友可以下載來學習。
2016-01-18 17:44:3042 Verilog數字系統(tǒng)設計教程(第2版)，分享給在或者需要學習verilog的伙伴們。
2016-05-11 16:40:550 Verilog數字系統(tǒng)設計教程(第2版)，分享給在或者需要學習verilog的伙伴們。
2016-05-11 16:40:550 Verilog數字系統(tǒng)設計教程(第2版)，分享給在或者需要學習verilog的伙伴們。
2016-05-11 16:40:550 FPGA學習資料教程——華清遠見FPGA代碼-數字跑表
2016-10-27 18:07:5410 Verilog HDL數字設計與綜合 夏宇聞譯（第二版），感興趣的小伙伴們可以瞧一瞧。
2016-11-11 11:20:110 自行設計的純基本數字邏輯跑表
2017-05-17 08:43:1915 EDA技術及其應用——數字跑表畢業(yè)設計論文
2018-01-22 16:18:4131 本文首先介紹了verilog的概念和發(fā)展歷史，其次介紹了verilog的特征與Verilog的邏輯門級描述，最后介紹了Verilog晶體管級描述與verilog的用途。
2018-05-14 14:22:4443434 
此文件時間的Verilog數字系統(tǒng)設計的一些案例和教程，適合初學者學習和參考。
2018-06-25 08:00:009 本文檔的主要內容詳細介紹的是Verilog HDL入門教程之Verilog HDL數字系統(tǒng)設計教程。
2018-09-20 15:51:2680 1. 工作原理
1.利用555計時器構成能產生特定脈沖的多謝振蕩器，產生100Hz的脈沖信號，滿足數字跑表的脈沖需求；2.用多功能計數器產生一百進制和六十進制，實現數字跑表的計數功能；3.利用各種門電路的組合，實現數字跑表的啟動、暫停和清零；4.利用譯碼器和數碼管實現譯碼及顯示功能。
2018-11-16 08:00:0017 Verilog HDL是一種用于數字系統(tǒng)設計的語言。用Verilog HDL描述的電路設計就是該電路的Verilog HDL模型也稱為模塊。Verilog HDL既是一種行為描述的語言也是一種結構描述的語言。
2019-03-08 14:29:1212093 本文檔的主要內容詳細介紹的是數字式跑表的設計資料合集免費下載，由8個74LS162芯片和8個LED四端顯示數碼管組成，用555定時器組成單穩(wěn)態(tài)觸發(fā)器提供100Hz的脈沖。其中四片芯片構成兩個60進制
2019-05-23 08:00:005 從數字電路中學到的邏輯電路功能，使用硬件描述語言(Verilog/VHDL)描述出來，這需要設計人員能夠用硬件編程思維來編寫代碼，以及擁有扎實的數字電路功底。
2019-12-05 07:10:002977 
數字系統(tǒng)設計與VerilogHDL根據EDA課程教學要求，以提高數字設計能力為目的，系統(tǒng)闡述數字系統(tǒng)開發(fā)的相關知識，主要內容包括EDA技術、FPGA/CPLD器件、Verilog硬件描述
2019-10-29 08:00:00102 本文檔的主要內容詳細介紹的是Verilog教程之Verilog HDL數字集成電路設計方法和基礎知識課件
2020-12-09 11:24:1952 在現階段，作為設計人員熟練掌握 Verilog HDL程序設計的多樣性和可綜合性，是至關重要的。作為數字集成電路的基礎，基本數字邏輯電路的設計是進行復雜電路的前提。本章通過對數字電路中基本邏輯電路的erilog HDL程序設計進行講述，掌握基本邏輯電路的可綜合性設計，為具有特定功能的復雜電路的設計打下基礎
2020-12-09 11:24:0033 Verilog數字系統(tǒng)設計教程(第2版)免費下載。
2021-05-12 14:26:370 Verilog HDL是一種以文本形式描述數字系統(tǒng)硬件的結構和行為的硬件描述語言，也可描述邏輯電路圖、邏輯表達式等。Verilog HDL和VHDL是目前主流的、最受歡迎的兩種硬件描述語言。
2021-07-23 14:36:559909 、韓國、美國等區(qū)域應用很普遍。本文簡要地介紹國內數字電路設計普遍使用的Verilog語言。verilog是什么。Verilog HDL是一種硬件描述語言，以文本形式來描述數字系統(tǒng)硬件的結構和行為的語言
2021-11-06 09:05:5715 基于金沙灘51單片機的電子跑表很久之前學51單片機的時候做的了，現在分享一下。基于金沙灘51單片機，很推薦這款單片機開發(fā)板，教程很好。零、完成功能本項目完成以下功能：時鐘模式：在數碼管上顯示
2021-11-23 16:51:3810 Verilog數字系統(tǒng)設計九任務和函數實驗1文章目錄Verilog數字系統(tǒng)設計九前言一、任務和函數的區(qū)別？二、編程1.要求：2.設計思路：3.采用任務方法實現：4.采用函數方法實現：總結前言
2021-12-05 19:06:099 HDLBits 是一組小型電路設計習題集，使用 Verilog/SystemVerilog 硬件描述語言 (HDL) 練習數字硬件設計~
2022-08-31 09:06:591168 第一句話是：還沒學數電的先學數電。然后你可以選擇verilog或者VHDL，有C語言基礎的，建議選擇VHDL。因為verilog太像C了，很容易混淆，最后你會發(fā)現，你花了大量時間去區(qū)分這兩種語言
2022-11-03 09:02:562626 Verilog HDL數字集成電路設計原理與應用（蔡覺平）西安電子科技大學出版社
2023-05-26 15:23:150
電子發(fā)燒友App
工商網監(jiān)
評論