基于混合SET/MOSFET的比較器

據(jù)2001 年的國際半導(dǎo)體技術(shù)未來發(fā)展預(yù)示，到2016 年MOSFETs 的物理溝道長度將達(dá)到低于10nm 的尺寸[1]，而這種尺寸條件會(huì)影響到MOSFETs 的基本工作原理，因此必須尋找新的替代器件。單電子晶體管(Single-Electron Transistor，SET)具有較小體積、較低功耗和較高開關(guān)速度性能，其高度集成化遠(yuǎn)遠(yuǎn)超過目前大規(guī)模集成化的極限，被認(rèn)為是下一代超大規(guī)模集成電路的理想器件[2]。同時(shí)SET 與MOSFET 具有很好的互補(bǔ)性：SET 的功耗低、可集成度高、有庫侖振蕩新特性等優(yōu)點(diǎn)，而MOSFET 器件的高速、高電壓增益和高驅(qū)動(dòng)特性可以補(bǔ)償SET 固有的缺點(diǎn)。因此，將來SET 與MOSFET 的混合在集成電路中共同占主導(dǎo)地位，對于解決納米尺寸的集成電路具有很好的應(yīng)用前景[3, 4]。

　　單電子進(jìn)出量子點(diǎn)（島）使其上的靜電勢和能量狀態(tài)發(fā)生很大變化，它就可以作為傳遞數(shù)值信息的載體，制備成單電子存儲(chǔ)器和單電子邏輯電路等等。因此，SET 在現(xiàn)代電路的微電子領(lǐng)域有潛在的應(yīng)用價(jià)值，特別是在計(jì)算機(jī)和數(shù)字系統(tǒng)中，經(jīng)常要對兩個(gè)數(shù)的大小進(jìn)行選擇決策，因此，本文基于數(shù)字邏輯電路的設(shè)計(jì)思想，首先研究了雙柵極SET 的輸入特性，再利用SET/MOSFET 通用方波門特性討論了具有‘與’、‘或’和‘異或’等功能的電路，并利用這些電路構(gòu)造了一位比較器電路結(jié)構(gòu)，最后用SET 的MIB 模型[5]進(jìn)行了仿真驗(yàn)證。

　　2. 混合SET/MOSFET 結(jié)構(gòu)與特性

　　2.1 雙柵極SET 的特性

　　SET 由源極、漏極、與源漏極耦合的量子點(diǎn)（島）、兩個(gè)隧穿結(jié)和用來調(diào)節(jié)控制量子點(diǎn)中電子數(shù)的柵極組成。雙柵極單電子晶體管可以等效為一個(gè)四端元件[6]，如圖1（a）所示。圖中CD和CS為隧穿結(jié)電容, RD和RS為隧穿結(jié)電阻，CG1和CG2為柵極電容，VG1和VG2為柵極電壓，VDS為偏置電壓。

圖1 （a）雙柵極SET的等效示意圖 （b）雙柵極SET的I-V特性

　　當(dāng)漏極與源極間電壓VDS不變時(shí)，隨著柵極電壓VG1的變化，兩個(gè)隧穿結(jié)上電壓也隨之相應(yīng)變化，當(dāng)隧穿結(jié)上電壓大于開啟電壓時(shí)，就會(huì)發(fā)生電子隧穿效應(yīng)，即電子離開量子點(diǎn)（島），隧穿出一個(gè)結(jié)；或者電子隧穿一個(gè)結(jié)，進(jìn)入到量子點(diǎn)（島）。這種隧穿過程隨著VG的變化呈現(xiàn)為周期性如圖1（b）所示。當(dāng)VDS較小，漏極與源極間電流iDS表現(xiàn)出所謂的庫侖振蕩形式，其振蕩電壓的間隔是e/CGS1（e 是基本電荷）。另外，當(dāng)VGS2<0 時(shí)，相位向右移動(dòng)；當(dāng)VGS2>0 時(shí)，相位向左移動(dòng)。但如果VGS2<0 且VGS2較大時(shí)，會(huì)產(chǎn)生較高的勢壘，阻礙了隧穿電流的產(chǎn)生，所以GS2 V 取值一般不應(yīng)太小[7]。

　　2.2 雙柵極SET 與MOSFET 的混合特性

　　由SET 的周期振蕩特性和MOSFET 的閾值電壓特性可構(gòu)成雙柵極SET/MOSFET 通用方波電路[8]，它是構(gòu)成邏輯門電路的基本單元，如圖2 所示。

　　圖中雙柵SET/MOSFET 的通用方波電路由SET、MOSFET 和恒流源構(gòu)成。SET 的漏極電壓由Vgg 控制，Vgg-Vth 要足夠低以確保SET 漏源電壓近似恒定工作在庫侖振蕩條件下，Vcon控制漏電流周期振蕩的相位。接入恒流源Io 后，當(dāng)IdsIo時(shí)，輸出電壓為低電平。同時(shí)，這里的恒流源Io 可利用耗盡型NMOSFET 設(shè)置加以實(shí)現(xiàn)。

　　數(shù)字電路中，最基本的單元在于邏輯門設(shè)計(jì)。在上述電路基礎(chǔ)上，由雙柵SET/MOSFET基本電路單元可構(gòu)造出所需的邏輯‘與或非’、‘異或’等基本門電路結(jié)構(gòu)[9]，如圖（3）所示。當(dāng)a=0，b=1 時(shí)，SET并聯(lián)門實(shí)現(xiàn)邏輯函數(shù)Z =X?Y功能；當(dāng)a=1，b=0 時(shí)，SET并聯(lián)門實(shí)現(xiàn)邏輯函數(shù)Z =X?Y功能。當(dāng)a=0，SET求和門實(shí)現(xiàn)邏輯函數(shù)Z =X⊕Y功能；當(dāng)a=1，SET求和門實(shí)現(xiàn)邏輯函數(shù)Z =X⊕Y功能。

圖3 SET/MOSFET 構(gòu)成的邏輯門電路及相應(yīng)符號(hào)

　　3 SET/MOSFET 數(shù)值比較器的實(shí)現(xiàn)

　　在計(jì)算機(jī)和數(shù)字系統(tǒng)中，特別是在計(jì)算機(jī)中都具有運(yùn)算功能，一種簡單而又常用的運(yùn)算是比較兩個(gè)數(shù)X 和Y 的大小，因此，在多情況下都用到數(shù)字比較器，需要判斷出X>Y,X

(X>Y)=XY (1)

　　利用a=1，b=0 時(shí)的SET 并聯(lián)門電路實(shí)現(xiàn)；

(X

　　利用a=0，b=1 時(shí)的SET 并聯(lián)門電路實(shí)現(xiàn)；

(X=Y)=XY+XY （3）

　　利用a= 1 時(shí)的SET 求和門電路實(shí)現(xiàn)。

結(jié)合以上分析，利用SET/MOSFET 的混合結(jié)構(gòu)設(shè)計(jì)出一位比較器的電路，如圖4 所示。

圖4 一位比較器電路圖

　　由圖4 可以看出，一位比較器由五個(gè)雙柵SET，三個(gè)耗盡型NMOSFET，三個(gè)恒流源構(gòu)成。結(jié)構(gòu)簡單，實(shí)現(xiàn)容易，更重要的是它的管子數(shù)大大減少，有利于進(jìn)一步提高集成度，較好的適應(yīng)了集成電路的發(fā)展要求，同時(shí)MOSFET 晶體管的高速、高驅(qū)動(dòng)性為下一級電路的提供了可靠的工作環(huán)境。

　　4 仿真分析

　　Mahapatra, Ionescu, Banerjee 等人2004 年提出SET 的MIB 數(shù)學(xué)模型[5]。該模型可以精確地描述SET 低溫低功耗下的I-V 特性。適當(dāng)選取SET/MOSFET 的各物理參數(shù)使用該模型對該一位比較器進(jìn)行仿真，得到圖5 的參數(shù)仿真分析結(jié)果，各參數(shù)選取如表1 所示。

　　圖5 中X 和Y 為輸入信號(hào)，Z 為輸出信號(hào)。當(dāng)輸入X 為高電平信號(hào)，Y 為低電平信號(hào)，輸出Z 實(shí)現(xiàn)的是X>Y 功能，如圖5 所示。同理可得，當(dāng)輸入X 為低電平信號(hào)，Y 為高電平信號(hào)，輸出Z 實(shí)現(xiàn)的是X

　　5 結(jié)論

　　本文作者創(chuàng)新點(diǎn)：基于數(shù)字電路的邏輯設(shè)計(jì)思想，利用SET/MOSFET 混合結(jié)構(gòu)的傳輸特性，設(shè)計(jì)構(gòu)造了一位數(shù)值比較器結(jié)構(gòu)。通過仿真分析和驗(yàn)證，該比較器的優(yōu)點(diǎn)有：結(jié)構(gòu)簡單；傳輸特性好；驅(qū)動(dòng)負(fù)載工作能力強(qiáng)，通過適當(dāng)選取混合SET/MOSFET 的各個(gè)物理參數(shù)，尤其是SET 的物理參數(shù)，可以達(dá)到低輸入電壓和高輸出電壓；同時(shí)利用混合雙柵極SET/MOSFET 實(shí)現(xiàn)‘同或’功能大大減少了管子的數(shù)目，更進(jìn)一步提高了集成度，降低了功耗，更有利于大規(guī)模集成電路的實(shí)現(xiàn)。

　　參考文獻(xiàn)：

　　[1] Andrew R. Brown, Asen Asenov, and Jeremy R. Watling, “Intrinsic Fluctuations in Sub 10-nm Double-Gate MOSFETs Introduced by Discreteness of Charge and Matter”, IEEE Transactions on Nanotechnology, Vol. 1, No. 4, DEC 2002.pp:195~200.

　　[2] Likharev KK. “Single-electron devices and their applications”. Proceedings of the IEEE 1998;87(4), pp: 602~ 632.

　　[3] A. M. Ionescu et al., “Few electron devices: Toward hybrid CMOS-SET integrated circuits,” in Proc. DAC, 2002, pp: 323~326.

　　[4] 石喬林，李天陽，田海燕．深亞微米集成電路靜態(tài)功耗的優(yōu)化[J]．微計(jì)算機(jī)信息，2005，No.35, pp:138-141.

　　[5] S. Mahapatra, A. M. Ionescu, and K. Banerjee, “Analytical Modeling of Single Electron Transistor for Hybrid CMOS-SET Analog IC Design” IEEE Transactions on Electron Device, Vol.51, No. 11, Nov. 2004, pp: 1772~1782.

　　[6] 孫鐵署，蔡理，陳學(xué)軍. 一種單電子晶體管的SPICE宏模型[J]，空軍工程大學(xué)學(xué)報(bào)（自然科學(xué)版），2003，4(6)，65~67.

　　[7] Kim D H, Sung S-K, Kim K R et al. “Single-electron transistors based on gate-induced Si island for single-electron logic application” [J]. IEEE Transactions on Nanotechnology, 2002, 1(4):170~175.

　　[8] H. Inokawa, A. Fujiwara, and Y. Takahashi, “A Multiple-Valued Logic and Memory with Combined Single-Electron and Metal-Oxide-Semiconductor Transistors” IEEE Trans. Electron Devices, 2003, Vol. 50, No. 2, pp: 462~470.

　　[9] K. Degawa, T. Aoki, T. Higuchi, H. Inokawa, and Y.Takahashi, “A Single-Electron-Transistor Logic Gate Family and Its Application Part I: Basic Components for Binary, Multip　le-Valued and Mixed-Mode Logic” Proc. 34th IEEE Int. Symp. on Multiple-Valued Logic, 2004.