隨著社會經濟的發展和生活物質水平的提高，人們對于精神世界的追求也越來越高。該設計理念源于提高人們的生活幸福指數。在傳統意義上，人們往往用沖印出來的相片來記錄生活中的美好瞬間。然而伴隨電子行業的發展，包括數碼相機，高像素智能內的大量電子產品大行其道，足以用數碼形式將其取代。據統計，世界上那個70%以上照片都是數碼照片，年輕一族更是喜歡以數碼形式記錄他們的生活，并且分享在網絡上。數碼相框同時還可以將靜態圖片提升為動態的相冊，攜帶方便，儲存時間長遠，滿足于人們的需求，同時也會是一種節約型，環保低碳型的構想。

　　FPGA 工作原理

　　一個典型的FPGA 是有幾個部分構成的，首先是邏輯塊（LogicBlock），Altera 公司將其稱之為邏輯陣列快（LAB）Xilinx 公司將其稱為可配置邏輯塊（CLB）。LAB 由稱之為LE（Logic Element）的基本單元構成，CLB 由稱之為LC（Logic Cell）的基本單元構成。這些就是FPGA 的邏輯資源，還有一部分是散落在各個邏輯塊之間地內部連線，它們好比是PCB 板上的導線，將FPGA 內部地各個邏輯相連接，起點和終點都是IOB（I/O Block）。另一部分就是IOB 了，IOB 是FPGA的外部物理接口，類似IC 的各引腳，當然這里是根據用戶需要自己可以任意定義的。如今的FPGA 的IOB 已經很強大， 從基本的LVTTL/LVCOMS 接口到PCI/LVDS/RSDS 甚至各種各樣的差分接口，FPGA內部的I/O 實際上是分組的，但是每一組都可以靈活配置，改變上拉下拉電阻，調解驅動電流大小，兼容5V，3.3V，2.5V，1.8V 甚至1.5V，可以滿足不同的電器特性，不同的I/O 接口物理特性以及外部硬件電路對輸入輸出信號的各種匹配要求。目前I/O 可以達到的頻率也愈來愈高，通過特定的技術數據讀取速率甚至可以達到2Gbps 現在越來越多的工程師喜歡FPGA，強大的I/O 特性也是一種原因吧。

　　圖2-1 典型的FPGA內部結構圖

　　I/O 兼容恐怕是大勢所趨。設計IOB 的概念和技術還有很多，這里不做介紹了。還有一部分就是FPGA 內部的功能模塊，是制造商根據實際需要放置在FPGA 內部的。比如數字時鐘管理模塊即DCM，Xilinx 公司的FPGA 全都具有這種功能。比如相位環路鎖定。PLL 需要一個外部時鐘輸入（晶振），經過內部處理后（包括分頻和倍頻）可以提供在頻率和相位上都比較穩定的一定范圍內的時鐘。還有不得不提的內部不占用邏輯資源的塊RAM。RAM 塊可用作為單口RAM、雙口RAM、內容地址存儲器以及FIFO（first in first out）等常用存儲器甚至ROM，移位寄存器。這對于小量數據緩存很有用，強化了FPGA的應用性。在選擇FPGA 時，芯片內部塊RAM 的資源多少也是衡量的一個重要因素。單獨塊RAM 的容量為18kbit 寬為18Bit、深度為1024，可以根據實際需要改變其位寬和深度，但有兩點限制：首先就是修改后塊RAM 的容量（位寬深度）不能大于單片塊RAM 容量；而且位寬最大不能超過36Bit，可以將多片塊RAM 聯起來形成內存更大的RAM，此時只受限于芯片內塊RAM 的數量，而不再受上面兩條原則約束。不過在Quartus 中，具體操作起來很方便。還有底層內嵌功能單元包括內嵌專用硬核如乘法器等。它對于數字信號的運算處理提供極大的便利。

　　SPI 接口控制電路

　　圖4-1 SPI模式連接圖

　　該工程模塊的SPI 接口四條信號線分別定spi_cs_n，spi_clk，spi_miso 和spi_mosi。其中spi_cs_n 是數據控制使能信號，當要對芯片進行操作時，此信號低電平有效。也就是說在同一條主線上可以連接多個SPI。spi_clk是SPI 同步時鐘信號，數據信號在該時鐘的控制下進行逐位傳輸。spi_miso 和spi_mosi 是主從機進行通信的數據信號，spi_miso即主機的輸入或者說是從機的輸出spi_mosi 即主機的輸出或者說是從機的輸入。