在不增加電子元件體積的情況下，導彈、軍械和飛機平臺等應用中的嵌入式電子設備繼續需要額外的處理和性能能力。電子技術創造者可以使用各種技術在更小的空間內提高性能和功能，包括相對密集的標準塑料四方扁平封裝 （PQFP）、陶瓷和塑料球柵陣列 （BGA）、芯片級封裝 （CSP）、板上芯片 （CoB） ） 和系統級封裝 （SiP） 多芯片封裝。

　　這些方法中的每一種都有潛在的優點和缺點。BGA 和 CSP 存在諸如球間距減小、影響二級可靠性的無鉛球、窄溫度能力和過時等問題。CoB 還具有高密度互連形式、熱膨脹系數不匹配和昂貴復雜電路板的良率損失等缺點。

　　電路板設計人員通常必須將這些技術組合成一種集成方法，以有效應對與尺寸、重量和功率要求相關的挑戰。除此之外，還需要延長產品生命周期、預先計劃的產品改進、現代化、技術更新和操作系統開發，挑戰可能是巨大的。每一代新一代平臺都會改變組件選擇的動態，需要在相同或更小的空間內提供更大的容量和性能。

　　SiP 超越其他

　　就性能和上市時間的要求而言，SiP 提供了最有效的解決方案。作為組裝在單個封裝中的功能系統，SiP 通常包含兩個或更多不同的裸片。例如，一個封裝可以將處理器、可編程邏輯器件或 FPGA 與多種存儲器類型相結合。這些設備將與其他組件結合使用，包括電阻器、電容器、濾波器和穩壓器。然后將所有這些元素組裝在中介層上，以創建用于預期應用的集成產品。

　　SiP 技術的優勢包括能夠在更短的上市時間窗口內實現更強大的功能，而這是通過硅集成或 ASIC 開發無法實現的。其他優點包括：

　　減少電路板面積、電路板層數和成本

　　降低 PCB 級別的重量和布線復雜性

　　將不同晶圓廠的不同芯片幾何形狀、硅技術或芯片整合到同一個封裝中的能力

　　將高速設計從 PCB 中取出并將其包含在 SiP 中的能力

　　使用同一封裝中的芯片縮小的產品可升級性，對 OEM 透明

　　減小系統中數字封裝的尺寸具有挑戰性，尤其是當處理性能和電路板空間要求受到系統架構的高度限制時。諸如內存 SiP 或內存加 FPGA 器件等子系統可以幫助確定系統是否必須重新設計或能夠適應不斷變化的需求。

　　精心設計的 SiP 可以解決性能和生命周期管理問題。當尺寸和空間限制至關重要時，制造商會主動與客戶合作以提供特殊包裝。此外，當可以提供裸片時，器件、封裝和速度等級的衍生產品就被淘汰了，從而進一步減少了過時的挑戰。

　　克服空間限制

　　最近的一個案例研究涉及特定應用電路板布局的設計挑戰，說明了 SiP 的有效性。設計師的電路板面積約為 160 平方厘米。由于大部分電路板區域由無源器件、連接器和電源設備等必要的支持電路組成，處理器、支持邏輯和存儲設備組件的剩余空間大約不到總面積的一半。

　　對于此應用，每個處理器需要 256 MB 的 DDR SDRAM。設計師最初考慮在 60 個細間距 BGA （FBGA） 封裝中使用 10 個 512 MB DDR SDRAM 來提供必要的存儲密度，每個 FBGA 的尺寸為 10 mm x 12.5 mm，間距為 1 mm。這 10 個器件總共需要布線 600 個焊球，并占用 1，250 mm2 的 PCB 空間。考慮到系統架構的要求和限制，根本沒有足夠的空間在板上安裝這么多組件。

　　為了克服這一挑戰，設計人員從 White Electronic Designs 選擇了兩個 256 MB 208 BGA DDR SDRAM，它們被組織成 32M x 72 存儲器件。這兩個組件的尺寸分別為 13 mm x 22 mm，僅需要 572 mm2 的電路板空間（比 CSP 技術節省 50% 以上）和 416 個要布線的焊球（I/O 布線減少 30%）。圖 1 為電路板平面圖（實際布局進行了修改，以保護設計和實際應用的安全性）。這種高性能、高可靠性的 SiP 存儲器件滿足了有限區域的性能要求，并提供了額外的好處，包括：

　　100% 老化組件確保設備可靠性

　　100% 測試溫度范圍

　　1.27 mm 間距陣列上的標準 Sn63/37Pb 冶金球，具有二級可靠性

　　減少 PCB 設計中的層數，有助于最大限度地降低電路板成本

　　能夠在相同或更小的占用空間內將 256 MB DDR SiP 升級到 512 MB 的 64M x 72 或 1 GB 的 128M x 72，從而滿足技術更新或預先計劃的產品改進需求

　　本案例研究展示了面臨高數字內容和嚴格的空間、重量和高度要求的工程師如何使用 SiP 半導體封裝來優化電路板空間并實現性能和密度突破。

　　審核編輯：郭婷