雖然2nm先進制程芯片尚未量產，但是晶圓代工廠商之間的設備爭奪戰已經進入白熱化階段。各大廠商紛紛加大投資力度，競相升級和引進最先進的設備技術，以爭奪2nm制程芯片的高地。這場激烈的競爭不僅體現了對市場份額的爭奪，更是對技術實力和制程能力的一次全面較量。各家廠商都希望能夠在這個領域占據先機，因為2nm制程芯片被認為是未來高性能、低功耗、高集成度的關鍵技術。半導體fab巨頭臺積電、三星、英特爾、Rapidus各有動作。

最早的2nm芯片，可能來自Intel？

臺積電和三星的一致口徑是2nm工藝預計于2025年開始量產——但起碼也是2025年下半年或者更晚的時間。

這里需要注意的問題是，“開始量產”“準備好量產”并非芯片問世時間。比如如果臺積電N2工藝將在2025年下半年開始量產，則N2工藝的芯片真正上市至少需要等到2026年；且從營收的角度來看，N2工藝產生的營收也要到2026年才會反映到財報中。

Intel這邊：自從7nm/5nm時代，在半導體制造工藝技術上被臺積電和三星趕超，Intel就改變了技術迭代策略。從2022年Intel投資者會議更新過的計劃表來看，Intel 20A工藝——通常可看作是Intel版本的2nm工藝，即便Intel現在在市場宣傳上很忌諱去談x nm——“準備好量產”的時間是2024年上半年。

今年2月Intel在國內舉辦的戰略媒體溝通會上再度確認了Intel 20A“測試芯片已流片”。不過需要注意的是，因為現在foundry廠的工藝名稱（比如Intel 20A, TSMC N2, Samsung 2GAP）越來越放飛自我，而工藝名稱并不代表晶體管或器件的實際物理尺寸，加上現在我們并不十分清楚這三家的“2nm”工藝的器件尺寸，所以仍然很難在同一平臺上去說這三者是同代工藝。

Intel 20A工藝的后續工藝是18A——也是Intel此前宣稱要重返半導體制造工藝王座的一代節點，預期“準備好量產”的時間已經被提前到了2024年下半年。如果各家foundry廠的未來工藝能如期交付，則顯然Intel會是最快的。

但如前文所述，尖端制造工藝foundry廠有放衛星的傳統——當然這也不是他們想看到的。畢竟尖端制造工藝的技術難度和成本攀升速度，造就了大量的不確定性。

三星密謀已久

這不是三星首次披露其2nm的計劃，其實針對這個被廣泛看好的“大節點”，這家韓國巨頭密謀已久，他們在這次代工論壇上也帶來了更多的消息。

據semiwiki報道，與英特爾一樣，三星自己的芯片也是自己的代工客戶，因此他們在2nm上首先生產的是內部產品，而不是外部代工客戶。這當然是 IDM 代工廠的優勢，可以結合工藝技術開發自己的芯片。三星擁有開發領先內存的額外優勢。

報道指出，三星將于 2025 年開始量產用于移動應用的 2nm 工藝，然后于 2026 年擴展到具有背面供電的 HPC，并于 2027 年擴展到汽車領域。與 3nm 工藝 (SF3) 相比，三星的 2nm (SF2) 工藝已顯示出性能提升 12%，功率效率提高提升 25%，面積減少 5%。

按照三星的規劃，其GAA MBCFET無疑是2nm工藝的最大競爭優勢所在，在上個月的時候，他們就公布了公司在3nm GAA MBCFET技術的最新進展，這將給他們的2nm提供參考。

三星表示，與 FinFET 相比，MBCFET 提供了卓越的設計靈活性。晶體管被設計成有不同量的電流流過它們。在使用許多晶體管的半導體中，必須調節電流量，以便在所需的時序和控制邏輯下打開和關閉晶體管，這需要增加或減少溝道的寬度。

而在傳統的FinFET結構中，柵極所包裹的鰭片（Fin）的高度是不可調節的，因此為了增加整體溝道寬度，需要水平地增加鰭片的數量。但這種方法只能調節不連續的溝道寬度，因為當柵包圍文件的溝道寬度為α時，也只能減小或增大α的倍數。這是一個嚴重的限制。

另一方面，MBCFET 彼此堆疊在一起，鰭片側向放置，納米片的寬度可以調整，以提供比 FinFET 更多的溝道寬度選項，這是一個對整個設計有用的功能，這在模擬 SRAM 中具有顯著的優勢設計。

”MBCFET 具有這些優勢，因為它們的設計允許獨立微調晶體管的溝道寬度，以便在 P 型金屬氧化物半導體晶體管 (PMOS) 和 N 型金屬氧化物半導體晶體管（NMOS）之間找到最佳平衡”，三星強調。

臺積2nm2025如期上線

?

2022 年技術研討會上，臺積電正式公布了其 N2（2 納米級）制造技術，當時臺積電表示該技術計劃于 2025 年某個時間投入生產，并將成為臺積電第一個使用其基于納米片的柵極全方位場效應的節點晶體管（GAAFET）。新節點將使芯片設計人員能夠顯著降低其產品的功耗，根據臺積電公布的 N2 技術指標，可以看到，相較于其 N3E（3 納米的低成本版）工藝，在相同功耗下，臺積電 2 納米工藝的性能將提升 10%～15%；而在相同性能下，臺積電 2 納米工藝的功耗將降低 23%～30%；晶體管密度提升 10%。

在近日召開的 Q1 季度財報會上，臺積電表示客戶對 2 納米工藝熱情高漲，并且重申 2 納米將按計劃在 2025 年量產，同時臺積電也表示原本計劃建立成熟制程的高雄廠未來將改成先進制程。從目前臺積電透露的信息來看，臺積電對于 2 納米能按時交付頗有自信。

2nm攪局者Rapidus

除了代工的三大巨頭，一家日本公司也聲勢浩大地加入了 2 納米的競爭。

2022 年 8 月，8 家日本頂級企業：索尼、豐田汽車、日本電信電話、日本電氣、日本電裝、軟銀、鎧俠和三菱日聯銀行分別出資 3 億-10 億日元不等，合資打造了這家定位高端芯片公司。同年 12 月，IBM 宣布將與 Rapidus 合作計劃于 2025 年在日本啟動 2 納米制程制造基地。

IBM 的加入讓 Rapidus 的計劃看起來更加有希望，IBM 雖然已經不再是 IDM 公司，但仍保留了一家芯片制造研發中心。而在 2021 年，IBM 推出全球首款 2 納米制程的芯片。同樣 IBM 的 2 納米也使用了 GAA 結構。所以，可以說 Rapidus 雖然起步晚了一些，但在 2 納米制程方面也有了底氣。

此外，該公司正在獲得ASML的大力支持，主要是因為EUV技術是批量生產5-7nm以下芯片的重要制造技術。在這個領域里，Rapidus的光刻設備有望在未來兩年內扮演重要的角色。據悉，ASML將于2024年在日本北海道建立技術支持基地，并派遣約50名工程師協助在Rapidus的2nm芯片工廠中試生產線上搭建EUV光刻設備，提供調試、維護和檢查方面的協助。

審核編輯：黃飛