臺(tái)積電、英特爾都在規(guī)劃如何走向萬(wàn)億級(jí)晶體管。

在IEDM 會(huì)議上，臺(tái)積電制定了提供包含 1 萬(wàn)億個(gè)晶體管的芯片封裝的路線，就像英特爾去年透露的那樣。這些龐然大物將來(lái)自于單個(gè)芯片封裝上的 3D 封裝小芯片集合，但臺(tái)積電也在致力于開(kāi)發(fā)在單片硅上包含 2000 億個(gè)晶體管的芯片。為了實(shí)現(xiàn)這一目標(biāo)，該公司重申正在致力于 2 納米級(jí) N2 和 N2P 生產(chǎn)節(jié)點(diǎn)以及 1.4 納米級(jí) A14 和 1 納米級(jí) A10 制造工藝，預(yù)計(jì)將于 2030 年完成。

此外，臺(tái)積電預(yù)計(jì)封裝技術(shù)（CoWoS、InFO、SoIC 等）將取得進(jìn)步，使其能夠在 2030 年左右構(gòu)建封裝超過(guò)一萬(wàn)億個(gè)晶體管的大規(guī)模多芯片解決方案。

IEDM 會(huì)議上的臺(tái)積電幻燈片預(yù)見(jiàn)了封裝技術(shù)的進(jìn)步。（來(lái)源：臺(tái)積電）

近年來(lái)，由于芯片制造商面臨技術(shù)和財(cái)務(wù)挑戰(zhàn)，前沿工藝技術(shù)的發(fā)展有所放緩。臺(tái)積電與其他公司面臨著同樣的挑戰(zhàn)，但這家全球最大的代工廠有信心，隨著臺(tái)積電推出 2nm、1.4 nm和 1nm 節(jié)點(diǎn)。

Nvidia 的 800 億個(gè)晶體管 GH100 是市場(chǎng)上最復(fù)雜的單片處理器之一，根據(jù)臺(tái)積電的說(shuō)法，很快就會(huì)有更復(fù)雜的單片芯片，擁有超過(guò) 1000 億個(gè)晶體管。但構(gòu)建如此大型的處理器變得越來(lái)越復(fù)雜和昂貴，因此許多公司選擇多芯片設(shè)計(jì)。例如，AMD 的 Instinct MI300X 和英特爾的 Ponte Vecchio 由數(shù)十個(gè)小芯片組成。

據(jù)臺(tái)積電稱，這種趨勢(shì)將持續(xù)下去，幾年后，我們將看到由超過(guò)一萬(wàn)億個(gè)晶體管組成的多芯片解決方案。但與此同時(shí)，單片芯片將繼續(xù)變得復(fù)雜，根據(jù)臺(tái)積電在 IEDM 上的演講之一，我們將看到擁有多達(dá) 2000 億個(gè)晶體管的單片處理器。

對(duì)于1萬(wàn)億個(gè)晶體管，英特爾也同樣有信心。

12月9日，英特爾在IEDM 2023（2023 IEEE 國(guó)際電子器件會(huì)議）上展示了使用背面電源觸點(diǎn)將晶體管縮小到1納米及以上范圍的關(guān)鍵技術(shù)。英特爾表示將在2030年前實(shí)現(xiàn)在單個(gè)封裝內(nèi)集成1萬(wàn)億個(gè)晶體管。

英特爾表示，其將繼續(xù)推進(jìn)摩爾定律的研究進(jìn)展，包括背面供電和直接背面觸點(diǎn)（direct backside contacts）的3D堆疊CMOS晶體管，背面供電研發(fā)突破的擴(kuò)展路徑（如背面觸點(diǎn)），并在同一塊300毫米晶圓上（而非封裝）中實(shí)現(xiàn)硅晶體管與氮化鎵（GaN）晶體管的大規(guī)模單片3D集成。

隨著遵循摩爾定律的半導(dǎo)體技術(shù)不斷推進(jìn)，半導(dǎo)體芯片的集成度越來(lái)越高，目前衡量芯片的微觀集成密度的單位也從納米轉(zhuǎn)向埃米（1埃米等于一百億分之一米，是納米的十分之一）。

“我們正在進(jìn)入制程技術(shù)的埃米時(shí)代，展望‘四年五個(gè)制程節(jié)點(diǎn)’計(jì)劃實(shí)現(xiàn)后的未來(lái)，持續(xù)創(chuàng)新比以往任何時(shí)候都更加重要。”英特爾公司高級(jí)副總裁兼組件研究總經(jīng)理桑杰·納塔拉詹（Sanjay Natarajan）表示，“英特爾展示了繼續(xù)推進(jìn)摩爾定律的研究進(jìn)展，這顯示了我們有能力面向下一代移動(dòng)計(jì)算需求，開(kāi)發(fā)實(shí)現(xiàn)晶體管進(jìn)一步微縮和高能效比供電的前沿技術(shù)。”

據(jù)國(guó)際數(shù)據(jù)公司（IDC）預(yù)計(jì)，全球人工智能硬件市場(chǎng)（服務(wù)器）規(guī)模將從2022年的195億美元增長(zhǎng)到2026年的347億美元，五年復(fù)合增長(zhǎng)率達(dá)17.3%。其中，用于運(yùn)行生成式人工智能的服務(wù)器市場(chǎng)規(guī)模在整體人工智能服務(wù)器市場(chǎng)的占比將從2023年的11.9%增長(zhǎng)至2026年的31.7%。

據(jù)英特爾透露，包括PowerVia背面供電技術(shù)、用于先進(jìn)封裝的玻璃基板和Foveros Direct技術(shù)預(yù)計(jì)將在2030年前投產(chǎn)。

英特爾技術(shù)發(fā)展總監(jiān)毛羅·科布林斯基（Mauro Kobrinsky）表示：“摩爾定律推動(dòng)著更多晶體管的集成，這又推動(dòng)著更多的層次和更小的導(dǎo)線，增加了復(fù)雜性和成本。每一層次都必須提供信號(hào)和電源導(dǎo)線，這通常會(huì)導(dǎo)致優(yōu)化妥協(xié)和資源爭(zhēng)奪，形成互聯(lián)瓶頸，事情變得越來(lái)越具有挑戰(zhàn)性。”“背面電源從根本上改變了這種情況，通過(guò)在器件的兩側(cè)和垂直互連中使用電源過(guò)孔。我們明年將能夠在半導(dǎo)體Intel 20A（2nm）和18A(1.8nm）中部署這項(xiàng)技術(shù)，這意味著在前面減少導(dǎo)線，因此我們可以放寬間距，不再需要進(jìn)行優(yōu)化妥協(xié)。”

“在電源過(guò)孔之外，我們的研究還涉及背面接觸，這使我們首次能夠連接器件兩側(cè)的晶體管。我們已經(jīng)能夠在研究中制造這些接觸，并且前后接觸無(wú)需使用電源過(guò)孔進(jìn)行布線。這使我們能夠減小電池的電容，提高性能并降低功耗。”科布林斯基說(shuō)。

英特爾認(rèn)為，晶體管微縮和背面供電是滿足世界對(duì)更強(qiáng)大算力指數(shù)級(jí)增長(zhǎng)需求的關(guān)鍵。隨著背面供電技術(shù)的完善和新型2D通道材料的采用，英特爾致力于繼續(xù)推進(jìn)摩爾定律，在2030年前實(shí)現(xiàn)在單個(gè)封裝內(nèi)集成1萬(wàn)億個(gè)晶體管。

審核編輯：黃飛

?