在上期的文章中，我們介紹了常見的射頻收發機類型和相應的應用場景。那么如何才能設計一個性能優異的射頻收發機呢？

系統架構

射頻收發機設計的第一步是確定系統性能指標，各項指標的需求將直接決定系統架構類型的選擇。例如，對于接收靈敏度和抗干擾能力要求較高的衛星通信收發機，選用超外差式收發架構更為合適。該架構中包含的多級高Q值濾波器能有效抑制鄰道干擾和電源噪聲。再例如，對于藍牙、對講機、GNSS（BDS/GPS/GLONASS/Galileo）等窄帶應用，選用低中頻架構會比零中頻更有優勢，因為低中頻架構能有效規避閃爍噪聲的影響。

接下來本文將以零中頻架構為例，介紹射頻收發機的核心性能指標和設計方法。零中頻架構具有體積小、功耗低、成本低、便于集成、性能優越等特性，目前占據市場主導地位，廣泛應用于Wi-Fi，5G，收音機等。圖1為零中頻收發機的典型系統架構，它主要由接收機、發射機和頻率綜合器三部分構成。

圖1：零中頻收發機架構

?

接收機設計

對于接收機，我們需要考慮的主要性能指標是噪聲系數（NF），線性度和增益調整范圍。對于零中頻架構，還需要考慮系統對于IQ失配和直流偏移的容忍度。

噪聲系數（NF）

噪聲系數的要求可以從系統靈敏度指標計算得到：

其中，-174dBm/Hz為50Ω對應的熱噪聲底噪，BW為接收信號帶寬，為信號解調所需的最小SNR。例如，WiFi的11a/g協議要求誤碼率不超過10%，在64QAM調制下，對應的為18.3dB。若信號帶寬160MHz，靈敏度指標-70dBm，則要求NF<3.7dB。
需要額外注意以下兩點：（1）考慮NF指標時不可只考慮接收機自身。前端的射頻開關、巴倫等器件的衰減都會造成NF惡化。（2）考慮NF指標時不可只考慮小信號，鄰道干擾（ACS）、阻塞等大信號的存在很可能造成NF增大。

線性度

衡量接收非線性特性的常見指標包括1dB增益壓縮點（P1dB）和輸入三階互調截點（IIP3）。
P1dB是指接收增益下降1dB時的輸入功率，可由接收機最大輸入功率得到。例如：接收機最大輸入功率-20dBm，信號峰均比9dB，則P1dB至少為-11dBm。
IIP3是指三階互調功率達到與基波相等時的輸入功率。三階互調的產生有多種情況，通常分為帶內IIP3和帶外IIP3。前者是指產生互調的兩個單音信號處于通帶內，后者則指產生互調的兩個單音信號處于通帶外。需要注意的是，很多資料均會指出P1dB和IIP3之間存在如下關系：

但此公式通常僅適用于帶內IIP3。對于帶外IIP3，產生互調的兩個信號會受到接收濾波器的額外抑制。

增益調整范圍

接收機通常會根據輸入信號功率進行自動增益調整（AGC），以保證ADC輸入接近滿量程（此時ADC達到最優SNR）。例如：ADC滿量程為+10dBm，輸入信號峰均比10dB，那么當輸入功率從-65dBm增加到-25dBm時，接收增益需要從65dB降低到25dB。
需要注意的是，級聯系統的增益等于各級增益之和（單位dB）。當系統從最大增益進行回退時，各級增益的調整策略是一個重要問題。通常優先回退后級增益能最大程度減小增益回退時NF的惡化，但同時必須保證ACS或阻塞存在時，前級不會發生飽和。

發射機設計

對于發射機，我們需要考慮的主要性能指標是飽和功率（Psat），線性度，輸出功率調整范圍，以及IQ失配和輸出噪聲。

飽和功率（Psat）

當發射機最后一級功率放大器（PA）的輸入功率增大到某一數值后，再加大輸入功率并不會改變輸出功率的大小，此時的輸出功率即為飽和功率。實際應用中，我們更為關注的通常是最大線性輸出功率，即發射機輸出的誤差向量幅度（EVM）滿足系統需求時的最大輸出功率。例如：對于Wi-Fi的802.11a協議，最大線性輸出功率通常比飽和功率低7~10dB。

線性度

在發射機的鏈路設計中，為了追求更好的線性度，通常遵循兩個原則：（1）將盡可能高的增益分配給最后一級PA，以降低前級的輸出擺幅和線性度要求。（2）盡可能減少發射鏈路中的放大級數。
衡量發射機線性度的常見指標包括輸出三階互調截點（OIP3）和CIM3（3rd-Order Counter Intermodulation）。前者是指三階互調功率達到與基波相等時的輸出功率，衡量的是輸出級PA的線性度。后者是衡量諧波混頻或基帶非線性造成的互調影響，存在多種產生機制，在此不做詳述。

輸出功率調整范圍

與接收機類似，當發射機的輸出功率回退時，同樣要注意各級增益的調整策略。如果基帶輸出保持在較大擺幅，能最大程度減小直流偏移的影響，從而降低本振泄露。但此時，由于需要回退PA的增益，可能會造成PA能量效率的下降。

IQ失配和輸出噪聲

之所以這兩個指標放在一起介紹，是因為它們是發射機輸出功率回退時影響EVM的關鍵指標。如圖2所示，當輸出功率較大時，EVM通常主要受線性度影響。而當輸出功率較低時，EVM將取決于輸出噪聲。在以上兩種情況的過度段，EVM會達到最優值，此時EVM主要受IQ失配限制。

圖2：發射機EVM隨輸出功率變化曲線

頻率綜合器

由于具有強大的反饋跟蹤能力和對于相噪的抑制作用，Type II鎖相環（PLL）成為了當前廣泛使用的頻率綜合器架構。Type II PLL也被稱為電流泵PLL，主要由壓控振蕩器（VCO），鑒頻鑒相器（PFD），電流泵（CP），環路濾波器（LPF）和多模分頻器（MMD）組成（圖3）。

圖3：Type II PLL架構框圖

頻率計劃

設計頻率綜合器前，首先要確定頻率計劃。通信協議規定了頻率綜合器所需覆蓋的頻段范圍和信道帶寬，而應用場景會提出需要支持的外部晶振頻率范圍。據此，我們將選擇合適的VCO數量和MMD分頻比的可調范圍。
在確定VCO數量時，通常遵循以下規則：單個VCO的頻率越高，所需覆蓋的頻率范圍越大，其相位噪聲也會越高。但VCO數量的增加不但會加大功耗和系統復雜度，還更容易發生振蕩器相互牽引。

相位噪聲

由于倒易混頻（Reciprocal Mixing）的存在，頻率綜合器的相位噪聲會污染接收信號。根據系統對于鄰道干擾和阻塞的指標要求，可以計算出對應頻偏的相位噪聲或對應頻段的積分相位噪聲指標。
在電路設計中，除了頻率綜合器中各個組成模塊的噪聲外，環路濾波器帶寬也會極大影響相位噪聲。頻率綜合器的噪聲可分為具有低通特性的環路噪聲（如電流泵噪聲）和VCO噪聲。如果系統要求較低的高頻（遠端）相位噪聲，可以選取較寬的環路帶寬，從而更好地抑制VCO噪聲，反之亦然。
以上僅是簡單介紹如何將收發機系統指標轉化為模塊性能指標的方法。在后續的文章中，我們會繼續介紹如何進一步根據模塊性能指標的需求選取特定的電路架構，完成收發機設計。
?
參考文獻：
[1]. Behzad Razavi, “RF Microelectronics”, Pearson Education, 2011.

[2]. “Electronic Circuits, Systems and Standards: The Best of EDN”, Newnes_RM, 2016.

[3]. Thomas H. Lee, “The Design of CMOS Radio-Frequency Integrated Circuits”, Cambridge University Press, 2003.

?
聲明：文章來源于地芯科技，版權歸地芯科技所有，任何形式的轉載或者引用，請與地芯科技聯系，并且著名來源。
?
?