如今,集成電路和計算機(jī)系統(tǒng)正變得越來越復(fù)雜。為了適應(yīng)這一變化，設(shè)計師需要在主要設(shè)計參數(shù)表中考慮功耗的要求。低功率邏輯電路的標(biāo)準(zhǔn)被定義為每一級門電路功耗小于1.3uW/MHz，而在模擬電路中被定義為小于5mW。最終用戶認(rèn)為，低功率系統(tǒng)應(yīng)該滿足低功耗的要求。

對于總體系統(tǒng)設(shè)計來說，功耗在設(shè)計中的地位已變得越來越重要，這是電子工業(yè)發(fā)展的必然趨勢。電子工業(yè)發(fā)展總的趨勢是提供更小、更輕和功能更強(qiáng)大的最終產(chǎn)品。目前許多產(chǎn)品領(lǐng)域中還出現(xiàn)了無線和便攜式的要求，從功率觀點(diǎn)看設(shè)計任務(wù)將變得更加艱巨。電池供電產(chǎn)品性能的目標(biāo)，就是單個或一組充電電池能維持設(shè)備連續(xù)幾天的工作，比如現(xiàn)已廣泛應(yīng)用的Walkman單放機(jī)或蜂窩電話。

另外，對低功耗方面的新要求正在被環(huán)境保護(hù)組織明文寫進(jìn)“綠色”電腦規(guī)格書中。所有政府部門采購的臺式電腦必須符合功耗要求，即任何一臺處于睡眠狀態(tài)電腦的功耗不得超過30W。VLSI技術(shù)公司移動產(chǎn)品部銷售經(jīng)理Barta指出，臺式電腦有向“深綠色”電腦發(fā)展的趨勢。這些機(jī)器將掛起所有操作直到被相關(guān)激勵信號喚醒后才進(jìn)入正常運(yùn)行模式，這類似于膝上型電腦的節(jié)電模式。

ARPA(美國國防部高級研究計劃署)正在對低功率電子領(lǐng)域作深入研究，以期開發(fā)出一種主流技術(shù)，使新一代電子系統(tǒng)的功耗遠(yuǎn)遠(yuǎn)低于現(xiàn)有系統(tǒng)的功耗。他們感到有必要綜合利用先進(jìn)材料、器件、電路結(jié)構(gòu)、電源管理等各個領(lǐng)域中的先進(jìn)技術(shù)，這對于移動計算和通信系統(tǒng)來說尤其重要，因?yàn)檫@兩個領(lǐng)域涉及大量的混合信號處理、無線頻率子系統(tǒng)和直流源電路的高效功率轉(zhuǎn)換與分布系統(tǒng)。

隨著每隔幾年電路密度的成倍增大，要在更小的封裝尺寸內(nèi)實(shí)現(xiàn)更高的功率密度，難度越來越大，許多設(shè)計者也了解到,越來越高的互連密度和日趨精細(xì)的PCB布線會帶來一系列問題。LSI邏輯公司ASIC市場部副總裁Koc說，對于一個100MHz、200k門數(shù)的芯片，正常工作時的功耗可能會達(dá)到30到40W，這么大的功率已經(jīng)遠(yuǎn)遠(yuǎn)超過了封裝的散熱能力。系統(tǒng)中由功耗引起的熱量密度與封裝限制問題給設(shè)計者帶來了更大的挑戰(zhàn)，因?yàn)楦邷毓ぷ鲿o集成電路帶來可靠性和功能性問題。許多可靠性計算故障模型都是以熱系數(shù)為指數(shù)的函數(shù)，與溫度有關(guān)的這些故障模型包括工作器件故障以及電流密度、金屬互連故障。

低功率應(yīng)用

在電池供電模式下，一些便攜式電腦工作時間可達(dá)6個小時以上。由于受便攜式電腦的實(shí)際尺寸和重量限制，不允許加風(fēng)扇或其它冷卻器，也限制了電池的大小和重量，因此增加電池尺寸延長電池工作時間的做法是不可行的。

低功率系統(tǒng)的另一個例子是蜂窩電話，它們能將用于系統(tǒng)控制的微處理器、模擬電路、數(shù)字電路和RF電路一起集成到很小的封裝中，電池在充電一次后，能在“接收、待機(jī)”模式下工作一整天，并可以有一小時的通話時間。

一般來說，低功率系統(tǒng)必須面對與低功耗有關(guān)的額外性能限制，而現(xiàn)在系統(tǒng)設(shè)計都將功耗作為其中的一項(xiàng)重要性能指標(biāo)。半導(dǎo)體工藝和電路結(jié)構(gòu)的發(fā)展為元器件性能帶來巨大進(jìn)步，同時也帶來功耗問題。許多情況下要平衡性能與功耗的關(guān)系非常困難，但利用適當(dāng)?shù)墓β士刂品椒ɑ騽?chuàng)新性設(shè)計可以獲得多種解決方案。

降低供電電壓會產(chǎn)生兩種副作用。首先，電路工作電壓越低，則速度越慢。如果其它因素都保持不變的話，會減小電容充放電的電流或負(fù)載驅(qū)動電流。其次，較低的電壓將導(dǎo)致較低的輸出功率或較低的信號幅度，這會產(chǎn)生噪聲和信號衰減問題。

產(chǎn)生功耗的原因

整體的功耗取決于諸多因素，如基底技術(shù)、封裝密度、外部環(huán)境、產(chǎn)品性能和供電電壓。在實(shí)際應(yīng)用中，往往速度越高功耗越大。

電阻上消耗的功率表示為I2R，它通常由負(fù)載器件和寄生元件產(chǎn)生。不管采用何種技術(shù)都會或多或少地存在這方面的功耗，在電阻性負(fù)載電路如模擬電路中更是如此。當(dāng)采用深亞微米技術(shù)時，電路中的導(dǎo)線(金屬導(dǎo)線)和層間寄生電阻會產(chǎn)生靜態(tài)阻抗功耗，在動態(tài)功耗中也要消耗一定的電流。

有源器件的正常工作模式可用一條轉(zhuǎn)移曲線和某些I-V特性來描述，如圖1所示，工作點(diǎn)電壓與電流的乘積是功率的函數(shù)，適用于全部有源器件。該乘積是一個靜態(tài)值，對無源和有源器件來說，它包含了漏電流和偏置電流。

在CMOS電路中，理想情況下，I-V轉(zhuǎn)移曲線是一個瞬態(tài)函數(shù)，當(dāng)I-V轉(zhuǎn)移曲線跨越門限時，從一個狀態(tài)轉(zhuǎn)移到另一個狀態(tài)不消耗功率。但在實(shí)際應(yīng)用中，轉(zhuǎn)移曲線并不是理想的方形，因此每次狀態(tài)轉(zhuǎn)移時都會有大的(潛在性)開關(guān)電流。理論上看，在狀態(tài)轉(zhuǎn)移過程最壞情況下，具有零內(nèi)阻的開關(guān)器件會在電源與地之間形成直接短路的現(xiàn)象。

在CMOS電路中，最大的功耗來自于內(nèi)部和外部電容的充放電，通常用W/Hz來表示每個門電路的功耗。據(jù)此，就可以計算后級的門或輸出負(fù)載(包括電路封裝和PCB導(dǎo)線)的電容充放電所需的功率。峰值電流I=C(V/T)，V約等于CMOS電路的電源電壓，T是上升或下降沿時間，C是后級負(fù)載電容，因此峰值電流通常都比較大。平均開關(guān)功率P=C(V)2F，此時C是指輸出端的負(fù)載電容，V是供電電壓，F(xiàn)則是開關(guān)頻率。