數字控制振蕩器,數字控制振蕩器電路原理分析

在實際的通信系統中，攜帶數字信息的信號通常是由某種類型的載波調制方式發送的，傳送信號的帶寬限制在以載波為中心的一個頻段上，如雙邊帶調制，或在鄰近載波的頻段上，如單邊帶調制。無論何種調制方式，在發送端均需要一個高頻載波將信息調制上去，以減小信號衰落，相干解調時在接收端也需要一個與發送端同頻同相的高頻載波將信息從高頻上解調下來。為了產生這個高頻載波，在數字電路中是采用數控振蕩器(NCO)，也稱為直接數字頻率合成器〔DDS)，它的輸出頻率和相位可以受人為控制，從而滿足各種需要。

基本原理：

下圖為NCO的工作原理框圖:

數控振蕩器一般由基準時鐘(fclk)、相位字寄存器、相位累加器以及幅度/相位轉換電路等部分組成。在基準時鐘的作用下，每一個時鐘周期存貯在相位字寄存器里的值都由相位累加器進行累加，相位果加器的輸出作為查找表的輸人，從而得到相對應的幅度值。根據奈奎斯特采樣定律，輸出信號的頻率應小于基準時鐘的1/2。

相位累加器輸出(△Ф)的數值和系統的頻率(fclk)決定了輸出頻率(fout),它門的關系如下:

N是相位寄存器的位數，N值的大小決定了頻率分辨率(fres )，有

在這里假設，fclk=128MHz, N=32，可以計算出NCO的頻率分辨率fres=0.0298Hz

相位累加器是決定NCO電路性能的一個關鍵部分。我們可以采用了Altera的加法器宏功能模塊形成一個32bit的累加器，它以流水線處理方式進行工作。

相位/幅 度轉換電路是NCO電路中的另一個關鍵部分，在設計中面臨的主要問題就是資源的開銷。

一般電路采用ROM結構，相位累加器的輸出是一種數字式鋸齒波，通過取它的若干位作為ROM的地址輸人，而后通過查表和運算，ROM就能輸出所需波形的量化數據。

在APEX器件中，ROM由EAB實現，ROM表的尺寸隨著地址位數或數據位數的增加成指數遞增關系，因此在滿足信號性能的前提條件下，如何減少資源的開銷就是一個重要的問題。

在實際設計時，要充分利用信號周期內的對稱性和算術關系來減少EAB的開銷。

上圖為產生正弦信號的相位/幅度轉換電路，相位累加器累加值的最高位(MSB )和次最高位(MSB-1)的組合作為象限確定模塊的輸人，由此來確定輸出信號所在的相平面和極性符號，如表所示。

正弦查找表存貯了1/4周期的正弦幅度數據，通過象限確定模塊就可以完成完整的正弦波的形成。這里采用了一個256 x 8的ROM宏模塊。地址線和數據線輸出均為8bit, 8bit地址分別對應相位累加器的30-23bit的輸出數據。正弦查找表的輸出是無符號的8bit數據，并不能代表正弦波形。求補模塊根據象限確定模塊的輸出符號位的極性來對查找表輸出數據進行求補，并把此符號位和正弦查找表輸出的高7bit組合作為最終正弦波輸出信號。