什么是逐次逼近模數轉換器(ADC)

在電子系統中，數-模(DA)和模-數(AD)轉換常為重要的部分。真實世界中的信號都是模擬量，隨著科技的飛速發展，現在數字信號的處理技術越來越成熟，我們現在可以使用強大、靈活而可靠的數字信號處理(DSP)器來對模擬信號的數字形式進行處理，這樣就要求我們把模擬信號變換為數字信號。因而模數轉換器(ADC)就成為數模混合系統的重要組成部分。

逐次逼近寄存器型(SAR)ADC是采樣速率低于5MSPS的中等至高分辨率應用的常見結構。SAR ADC的分辨率一般為8位至16位，具有低功耗、小尺寸等特點。這些特點使其具有很寬的應用范圍，例如便攜/電池供電儀表、筆輸入量化器、工業控制和數據/信號采集器等。

顧名思義，SAR ADC實質上是實現一種二進制搜索算法。所以，當內部電路運行在數兆赫茲時，山于逐次逼近算法的緣故，ADC采樣速率僅是該數值的幾分之一。SAR ADC的一個特點是，功率損耗隨采樣速率而改變，這一點與閃速ADC或流水線ADC不同，后者在不同的采樣速率下具有固定的功耗。這對與低功耗應用或者不需要連續采集數據的應用非常有利。

基本原理：

SAR ADC 的基本結構如上圖所示。它由采樣保持電路(track/hold)、比較器(comparator), DAC(數字模擬轉換器)、寄存器(N-bit Register)和移位寄存器(SARLogic)組成。其工作原理基于二進制搜索算法，過程如下:

模擬輸入電壓(Vin)由采樣/保持電路保持。為實現二進制搜索算法，N位寄存器首先設置在數字中間刻度(即:100...00, MSB為‘1' )這樣，數字模擬轉換器(DAC)輸出(Vdac)被設置為Vref/2, Vref是提供給ADC的基準電壓。然后，比較判斷Vin是小于還是大于Vdac。如果Vin>Vdac，則比較器輸出邏輯高電平或‘1’，N位寄存器的MSB保持‘1'。反之，比較器輸入邏輯低電平，N位寄存器MSB清為`0'。隨后，SAR控制邏輯移至下一位，并將該位設置為高電平，進行下一次比較。這個過程一直持續到最低有效位(LSB)。上述操作過程結束后，也就完成了轉換，N位轉換結果儲存在寄存器內。

下圖是一個4位ADC轉換結果。Y軸(和圖中的粗線)表示DAC的輸出電壓。在本例中，第一次比較表明VinVdac，位2保持‘1', DAC置為0110，執行第三次比較。根據比較結果位1置為‘0'. DAC又設置為0101，執行最后一次比較，最后，由于Vin>Vdac 位。確定為‘1’。

現狀和發展：

SAR ADC的主要優點是低功耗、高分辨率、高精度、輸出數據不存在延時以及小尺寸。由于這些優勢，SAR ADC常常與其它更大的功能集成在一起。SAR結構的主要局限是采樣速率較低，并且其中的各個單元，如DAC和比較器，需要達到與整體系統相當的精度。