CMOS是Complementary Metal-Oxide Semiconductor一詞的縮寫(xiě)。在業(yè)余電子制作中我們經(jīng)常會(huì)用到它，這里系統(tǒng)、詳細(xì)的介紹一些CMOS集成電路基礎(chǔ)知識(shí)及使用注意事項(xiàng)。

　　CMOS集成電路的性能及特點(diǎn)

　　l 功耗低

　　CMOS集成電路采用場(chǎng)效應(yīng)管，且都是互補(bǔ)結(jié)構(gòu)，工作時(shí)兩個(gè)串聯(lián)的場(chǎng)效應(yīng)管總是處于一個(gè)管導(dǎo)通，另一個(gè)管截止的狀態(tài)，電路靜態(tài)功耗理論上為零。實(shí)際上，由于存在漏電流，CMOS電路尚有微量靜態(tài)功耗。單個(gè)門(mén)電路的功耗典型值僅為20mW，動(dòng)態(tài)功耗（在1MHz工作頻率時(shí)）也僅為幾mW。

　　l 工作電壓范圍寬

　　CMOS集成電路供電簡(jiǎn)單，供電電源體積小，基本上不需穩(wěn)壓。國(guó)產(chǎn)CC4000系列的集成電路，可在3~18V電壓下正常工作。

　　l 邏輯擺幅大

　　CMOS集成電路的邏輯高電平“1”、邏輯低電平“0”分別接近于電源高電位VDD及電影低電位VSS。當(dāng)VDD=15V，VSS=0V時(shí)，輸出邏輯擺幅近似15V。因此，CMOS集成電路的電壓電壓利用系數(shù)在各類集成電路中指標(biāo)是較高的。

　　l 抗干擾能力強(qiáng)

　　CMOS集成電路的電壓噪聲容限的典型值為電源電壓的45%，保證值為電源電壓的30%。隨著電源電壓的增加，噪聲容限電壓的絕對(duì)值將成比例增加。對(duì)于VDD=15V的供電電壓（當(dāng)VSS=0V時(shí)），電路將有7V左右的噪聲容限。

　　l 輸入阻抗高

　　CMOS集成電路的輸入端一般都是由保護(hù)二極管和串聯(lián)電阻構(gòu)成的保護(hù)網(wǎng)絡(luò)，故比一般場(chǎng)效應(yīng)管的輸入電阻稍小，但在正常工作電壓范圍內(nèi)，這些保護(hù)二極管均處于反向偏置狀態(tài)，直流輸入阻抗取決于這些二極管的泄露電流，通常情況下，等效輸入阻抗高達(dá)103~1011Ω，因此CMOS集成電路幾乎不消耗驅(qū)動(dòng)電路的功率。

　　l 溫度穩(wěn)定性能好

　　由于CMOS集成電路的功耗很低，內(nèi)部發(fā)熱量少，而且，CMOS電路線路結(jié)構(gòu)和電氣參數(shù)都具有對(duì)稱性，在溫度環(huán)境發(fā)生變化時(shí)，某些參數(shù)能起到自動(dòng)補(bǔ)償作用，因而CMOS集成電路的溫度特性非常好。一般陶瓷金屬封裝的電路，工作溫度為-55 ~ +125℃；塑料封裝的電路工作溫度范圍為-45 ~ +85℃。

　　l 扇出能力強(qiáng)

　　扇出能力是用電路輸出端所能帶動(dòng)的輸入端數(shù)來(lái)表示的。由于CMOS集成電路的輸入阻抗極高，因此電路的輸出能力受輸入電容的限制，但是，當(dāng)CMOS集成電路用來(lái)驅(qū)動(dòng)同類型，如不考慮速度，一般可以驅(qū)動(dòng)50個(gè)以上的輸入端。

　　l 抗輻射能力強(qiáng)

　　CMOS集成電路中的基本器件是MOS晶體管，屬于多數(shù)載流子導(dǎo)電器件。各種射線、輻射對(duì)其導(dǎo)電性能的影響都有限，因而特別適用于制作航天及核實(shí)驗(yàn)設(shè)備。

　　l 可控性好

　　CMOS集成電路輸出波形的上升和下降時(shí)間可以控制，其輸出的上升和下降時(shí)間的典型值為電路傳輸延遲時(shí)間的125%~140%。

　　l 接口方便

　　因?yàn)镃MOS集成電路的輸入阻抗高和輸出擺幅大，所以易于被其他電路所驅(qū)動(dòng)，也容易驅(qū)動(dòng)其他類型的電路或器件。

　　CMOS集成電路的工作原理

　　下面我們通過(guò)CMOS集成電路中的一個(gè)最基本電路-反相器（其他復(fù)雜的CMOS集成電路大多是由反相器單元組合而成）入手，分析一下它的工作過(guò)程。

　　利用一個(gè)P溝道MOS管和一個(gè)N溝道MOS管互補(bǔ)連接就構(gòu)成了一個(gè)最基本的反相器單元電路如附圖所示。圖中VDD為正電源端，VSS為負(fù)電源端。電路設(shè)計(jì)采用正邏輯方法，即邏輯“1”為高電平，邏輯“0”為低電平。

　　附圖中，當(dāng)輸入電壓VI為底電平“0”（VSS）時(shí)，N溝道MOS管的柵-源電壓VGSN=0V（源極和襯底一起接VSS），由于是增強(qiáng)型管，所以管子截止，而P溝道MOS管的柵-源電壓VGSN=VSS—VDD。若| VSS—VDD |》| VTP|（MOS管開(kāi)啟電壓），則P溝道MOS管導(dǎo)通，所以輸出電壓V0為高電平“1”（VDD），實(shí)現(xiàn)了輸入和輸出的反相功能。

　　當(dāng)輸入電壓VI為底電平“1”（VDD）時(shí)，VGSN=（VDD—VSS）。若（VDD—VSS）》 VGSN ，則N溝道MOS管導(dǎo)通，此時(shí)VGSN=0V， P溝道MOS管截止，所以輸出電壓V0為低電平“0”（VSS），與VI互為反相關(guān)系。

　　由上述分析可知，當(dāng)輸入信號(hào)為“0”或“1”的穩(wěn)定狀態(tài)時(shí)，電路中的兩個(gè)MOS管總有一個(gè)處于截止?fàn)顟B(tài)，使得VDD和VSS之間無(wú)低阻抗直流通路，因此靜態(tài)功耗極小。這便是CMOS集成電路最主要的特點(diǎn)。

　　CMOS集成電路應(yīng)用常識(shí)

　　電路的極限范圍

　　表1列出了CMOS集成電路的一般參數(shù)，表2列出了CMOS集成電路的極限參數(shù)。CMOS集成電路在使用過(guò)程中是不允許在超過(guò)極限的條件下工作的。當(dāng)電路在超過(guò)最大額定值條件下工作時(shí)，很容易造成電路損壞，或者使電路不能正常工作。

　　表1 CMOS集成電路（CC4000系列）的一般參數(shù)表

　　表2 CMOS集成電路（CC4000系列）的極限參數(shù)表

　　應(yīng)當(dāng)指出的是：CMOS集成電路雖然允許處于極限條件下工作，但此時(shí)對(duì)電源設(shè)備應(yīng)采取穩(wěn)壓措施。這是因?yàn)楫?dāng)供電電源開(kāi)啟或關(guān)閉時(shí)，電源上脈沖波的幅度很可能超過(guò)極限值，會(huì)將電路中各MOS晶體管電極之間擊穿。上述現(xiàn)象有時(shí)并不呈現(xiàn)電路失效或損壞現(xiàn)象，但有可能縮短電路的使用壽命，或者在芯片內(nèi)部留下隱患，使電路的性能指標(biāo)逐漸變劣。

　　工作電壓、極性及其正確選擇

　　在使用CMOS集成電路時(shí)，工作電壓的極性必須正確無(wú)誤，如果顛倒錯(cuò)位，在電路的正負(fù)電源引出端或其他有關(guān)功能端上，只要出現(xiàn)大于0.5V的反極性電壓，就會(huì)造成電路的永久失效。

　　雖然CMOS集成電路的工作電壓范圍很寬，如CC4000系列電路在3~18V的電源電壓范圍內(nèi)都能正常工作，當(dāng)使用時(shí)應(yīng)充分考慮以下幾點(diǎn)：

　　1. 輸出電壓幅度的考慮。

　　電路工作時(shí)，所選取的電源工作電壓高低與電路輸出電壓幅度大小密切相關(guān)。由于CMOS集成電路輸出電壓幅度接近于電路的工作電壓值，因此供給電路的正負(fù)工作電壓范圍可略大于電路要求輸出的電壓幅度。

　　2. 電路工作速度的考慮。

　　CMOS集成電路的工作電壓選擇，直接影響電路的工作速度。對(duì)CMOS集成電路提出的工作速度或工作頻率指標(biāo)要求往往是選擇電路工作電壓的因素。如果降低CMOS集成電路的工作電壓，必將降低電路的速度或頻率指標(biāo)。

　　3. 輸入信號(hào)大小的考慮。

　　工作電壓將限制CMOS集成電路的輸入信號(hào)的擺幅，對(duì)于CMOS集成電路來(lái)說(shuō)，除非對(duì)流經(jīng)電路輸入端保護(hù)二極管的電流施加限流控制，輸入電路的信號(hào)擺幅一般不能超過(guò)供給電壓范圍，否則將會(huì)導(dǎo)致電路的損壞。

　　4. 電路功耗的限制。

　　CMOS集成電路所選取的工作電壓愈高，則功耗就愈大。但由于CMOS集成電路功耗極小，所以在系統(tǒng)設(shè)計(jì)中，功耗并不是主要考慮的設(shè)計(jì)指標(biāo)。

　　輸入和輸出端使用規(guī)則

　　1. 輸入端的保護(hù)方法。

　　在CMOS集成電路的使用中，要求輸入信號(hào)幅度不能超過(guò)VDD—VSS。輸入信號(hào)電流絕對(duì)值應(yīng)小于10mA。如果輸入端接有較大的電容C時(shí)，應(yīng)加保護(hù)電阻R，如附圖3所示。R的阻值約為幾十歐姆至幾十千歐姆。

　　2. 多余輸入端的處置。

　　CMOS集成電路多余輸入端的處置比較簡(jiǎn)單，下面以或門(mén)及與門(mén)為例進(jìn)行說(shuō)明。如附圖4所示，或門(mén)（或非門(mén)）的多余輸入端應(yīng)接至VSS端；與門(mén)（與非門(mén)）的多余輸入端應(yīng)接至VDD端。當(dāng)電源穩(wěn)定性差或外界干擾較大時(shí)，多余輸入端一般不直接與電源（地）相連，而是通過(guò)一個(gè)電阻再與電源（地）相連，如圖5所示，R的阻值約為幾百千歐姆。

　　另外，采用輸入端并聯(lián)的方法來(lái)處理多余的輸入端也是可行的。但這種方法只能在電路工作速度不高，功耗不大的情況下使用。

　　3. 多余門(mén)的處置。

　　CMOS集成電路在一般使用中，可將多余門(mén)的輸入端接VDD或VSS，而輸出端可懸空不管。當(dāng)用CMOS集成電路來(lái)驅(qū)動(dòng)較大輸入電流的元器件時(shí)，可將多余門(mén)按邏輯功能并聯(lián)使用。

　　4. 輸出端的使用方法。

　　在高速數(shù)字系統(tǒng)中，負(fù)載的輸入電容將直接影響信號(hào)的傳輸速度，在這種情況下，CMOS集成電路的扇出系數(shù)一般取為10~20。此時(shí)，如果輸出能力不足，通常的解決方法是選用驅(qū)動(dòng)能力較強(qiáng)的緩沖器（如四同相/反相緩沖器CC4041），以增強(qiáng)輸出端吸收電流的能力。

　　寄生可控硅效應(yīng)的防護(hù)措施

　　由于CMOS集成電路的互補(bǔ)特點(diǎn)，造成了在電路內(nèi)部有一個(gè)寄生的可控硅（VS）效應(yīng)。

　　當(dāng)CMOS集成電路受到某種意外因素激發(fā)，如電感、電火花，在電源上引起的噪聲往往要超過(guò)CMOS集成電路的擊穿電壓（約25V）。這時(shí)，集成電路的VDD端和VSS端之間會(huì)出現(xiàn)一種低阻狀態(tài)，電源電壓突然降低，電流突然增加，如果電源沒(méi)有限流措施，就會(huì)把電路內(nèi)部連接VDD或VSS的鋁線燒斷，造成電路永久性損壞。

　　如果電源有一定的限流措施（例如電源電流限在250mA以內(nèi)），在出現(xiàn)大電流、低電壓狀態(tài)時(shí)，及時(shí)關(guān)斷電源，就能保證電路安全無(wú)損。重新打開(kāi)電源，電路仍能正常工作。

　　簡(jiǎn)單的限流方法是用電阻和穩(wěn)壓管進(jìn)行限流，如附圖1所示。圖中穩(wěn)壓管的擊穿電壓就是CMOS集成電路的工作電壓，電阻用來(lái)限流，電容用來(lái)提供電路翻轉(zhuǎn)時(shí)所需的瞬態(tài)電流。

　　寄生VS造成損壞的電路用萬(wàn)用表電阻擋就可判斷。正常電路，VDD—VSS之間有二極管特性：VS燒毀的電路，VDD~VSS之間呈開(kāi)路狀態(tài)。

　　在系統(tǒng)中，被損壞的電路如果加交流信號(hào)，其輸出電平范圍很窄，既高電平不到VDD，低電平不到VSS，而且不能驅(qū)動(dòng)負(fù)載。

　　正常的CMOS集成電路用JT-1晶體管特性測(cè)試儀測(cè)量，能得到如圖2所示的擊穿特性曲線。測(cè)試方法：VDD接正電源，VSS接地，所有的輸入端接VDD或VSS，測(cè)量集成電路的擊穿特性。