4.4時(shí)鐘樹單元/連線

　　4.4.1 時(shí)鐘門控的原理

　　在典型的數(shù)字芯片中，時(shí)鐘網(wǎng)絡(luò)的功耗可以占到總量的50%，這是一個(gè)龐大的數(shù)字。一個(gè)行之有效的方案是使用時(shí)鐘門控，將當(dāng)前未工作邏輯的時(shí)鐘樹關(guān)閉。比如下面的邏輯，在EN是0時(shí)，可以將右側(cè)的register bank的時(shí)鐘關(guān)閉。

　　圖6

　　時(shí)鐘門控邏輯加入的方式有兩種：手動(dòng)和自動(dòng)。

　　a） 手動(dòng)方式

　　在每個(gè)IP模塊的時(shí)鐘根節(jié)點(diǎn)加入，EN信號(hào)可以由程序設(shè)定產(chǎn)生。

　　b） 自動(dòng)方式

　　dc_shell > set_clock_gating_style （options） 選擇時(shí)鐘門控的方式和條件

　　dc_shell > analyze -f design.v 讀入設(shè)計(jì)

　　dc_shell > elaborate MY_DESIGN 構(gòu)造設(shè)計(jì)

　　dc_shell > insert_clock_gating 將符合條件的邏輯門控

　　dc_shell > create_clock -period 10 -name CLK 創(chuàng)建時(shí)鐘

　　dc_shell > propagate_constraints -gate_clock 加入時(shí)鐘門控單元的時(shí)序約束

　　手動(dòng)和自動(dòng)結(jié)合的方式可以達(dá)到最好的效率。

　　4.4.2 gating 單元的選擇

　　a）latch-based（圖7）

　　圖7

　　b）latch-free（圖8）

　　（圖8）

　　通過set_clock_gating_style的下列選擇，設(shè)計(jì)者可以控制門控單元的選取，如圖9所示。

　　圖9

　　選擇考慮：

　　1）latch：用還是不用，是個(gè)問題。

　　latch-free的方案中，EN信號(hào)必須在時(shí)鐘負(fù)沿前穩(wěn)定，否則時(shí)鐘會(huì)出現(xiàn)毛刺， 造成只留給EN產(chǎn)生邏輯半個(gè)時(shí)鐘周期的時(shí)間。latch-based方案則不存在這個(gè)限制，但引入latch使時(shí)序分析，測(cè)試復(fù)雜性增加。故選擇哪種方案需要設(shè)計(jì)者權(quán)衡決定。

　　2）正沿/負(fù)沿寄存器需要指定不同的門控單元

　　比如latch-based方案：正沿FF用and門，負(fù)沿FF用or門

　　3）integrated clock-gating cell/普通單元

　　在生成庫的過程中，可以創(chuàng)建專門的集成時(shí)鐘門控單元，以獲得較好的時(shí)序。