1、什么時FANOUT布線？

　　FANOUT布線：延伸焊盤式布線。

　　為了保證SMD器件的貼裝質量，一般遵循在SMD焊盤上不打孔的原則，因此用fanout布線，從SMD器件的焊盤向外延伸一小段布線，再放置VIA，起到在焊盤上打孔的作用。在LAYOUT PLUS 中，用AUTO/Fanout/Board，實現fanout布線。先要設置好FANOUT的參數。在自動布線前要對PCB上各SMD器件先FANOUT布線。

　　2、現在頂層圖上有四個模塊，選中任一模塊后，按右鍵選Descend Hierarchy后可進入子圖，現在子圖已畫好，如何在頂層中自動生成PORT？ 而不用自己一個一個往上加PORT？（子圖中已給一些管腳放置了PORT）

　　階層式電路圖的模塊PIN腳要自己放置。選中模塊后用place pin快捷菜單。自動應該不可能。

　　3、只是想把板框不帶任何一層，單獨輸出gerber文件。該咋整？

　　發現在layout 自帶的模板中，有一些關于板框和尺寸的定義，都是在notes層。所以你也可以在設定板框時，嘗試單獨將obstacle type 設定為board outline，將obstacle layer設定為 notes，當然要在layers對話框里添加上notes層，再單獨輸出notes層gerber文件

　　4、層次原理圖，選中，右鍵，Descend Hierarchy， 出現錯誤：Unable to descend part.？

　　建議重新設置層級、重新設置屬性后就可以了

　　5、層次原理圖 是什么概念呢？

　　階層電路就是將經常要用到的原理圖（如半加器）作為一個模塊，不僅可以使設計版圖簡潔，而且便于其他設計引用

　　6、有關ORCAD產生DEVICE的問題

　　用ORCAD出DEVICE文件時，它只默認原理圖上所顯示的元件的PIN連接來出，懸空的PIN在DEVICE里的PINCOUNT沒有統計進去，而且確定不了元件PIN 的數量（由于懸空沒有顯示）這樣的話，做封裝的時候很容易做錯，如果沒有DATA SHEET的話。

　　怎么樣才能避免這個問題呢？在ORCAD里面如何顯示元件的全部PIN呢？

　　原理圖的腳和封裝的腳有關系嗎？做封裝當然不能看原理圖做了。找DATASHEET建封裝庫吧

　　7、在ORCAD V9.23中如何更改PIN的“NAME”、“NUMBER”字體的大小和PIN的長短，以及GRID的間距？

　　pin的長短：選擇元件點擊鼠標右鍵，edit part，選擇管腳鼠標右鍵/edit properties/shape. name、number 字體大小是固定的，無法修改。

　　8、請問如何在orcad中填加新的元器件

　　方法一： 在原理圖中加好元器件后，ECO到LAYOUT圖。

　　方法二： 直接在LAYOUTL圖里面用TOOL---》COMPONENT---》NEW功能增加元件。

　　9、ERROR： ［DRC00031］

　　Package has same name but different source library

　　這是因為是什么原因？

　　可能是有兩個元件使用相同的元件序號。（我怎么看是：相同的封裝來自不同的源連接庫？？）

　　10、為什么會出現刪除管腳連帶元氣件一起被刪除呢？

　　可能是你選中了元件，注意觀察元件周圍有沒有出現虛線框

　　11 、capture中copy元件處理的問題

　　我的圖是從其他*.DSN圖上copy過來的，別人的圖只有*.DSN 和 *.opj文件，copy過來以后的圖發現上面的part的屬性里source library和source package都不能改。

　　我看了capture的資料，里面說

　　Caution： An attached schematic folder or other file external to the project or library is not stored with the project or library. If you copy or move the project or library to a new location， you must also move or copy the attached object to keep them together. In addition， you may need to edit the path to the attached schematic folder or file if you move the project to a new location with a different directory structure.

　　大意是說copy的時候還有其他的附件也該一起copy，然后修改路徑。我想請問，像我現在這種情況，該怎么辦呢，從新輸入元件一個一個的修改，還是有其他的好辦法。

　　ps，copy的原文件無法獲得更多的資料了。

　　沒必要改的 ，原理圖到PCB LAYOUT傳遞的網表信息只是PART REFERENCE 和PCB FOOTPRINT而已，你只要改FOOTPRINT NAME就行了，至于SOURCE LIB和SOURCE PACKAGE能不能改，無所謂（注：只有你的元件的PCB FOOTPRINT項是空的，才會用到SOURCE PACKAGE）

　　12、有什么快捷的辦法讓所有元件的封裝以及值輸出來

　　原理圖是orcad/capture，加powerpcb

　　利用BOM表輸出在COMBINED PROPERTY STRING項中加上{PCB FOOTPRINT}

　　13、請問高手，我在畫電路圖時，因為這個電路圖是別人給我的，我要進行修改，可是元件庫里有些元件是沒有的，我要如何操作才能更快的得到想要的元件呢

　　我不想復制；是因為這個元件建立的不對。如果說這個電路圖中有的元件少PIN，怎么樣才能加上去呢，急呀，謝謝先了！

　　選擇元件，然后點擊右鍵選edit part修改就可以了

　　14、請問大蝦們，orcad如何導入powerpcb？

　　tools/create netlist/other/padspcb.dll，輸出文件名后綴改為.asc即可。

　　15、capture DRC時出現：Off-Grid Objects

　　在session log中出現Off-Grid Objects，我看了help文件，但還是不明白什么叫Off-Grid Objects。

　　Reporting Off-Grid Objects

　　R78 - 08-POWER/LED/JTAG/CLOCK/OM （177.80， 222.50）

　　C128 - 08-POWER/LED/JTAG/CLOCK/OM （93.98， 49.53）

　　C129 - 08-POWER/LED/JTAG/CLOCK/OM （106.68， 49.53）

　　R81 - 08-POWER/LED/JTAG/CLOCK/OM （35.31， 271.78）

　　F1 - 08-POWER/LED/JTAG/CLOCK/OM （59.18， 38.10）

　　R75 - 08-POWER/LED/JTAG/CLOCK/OM （152.40， 208.53）

　　C121 - 07-LCD （137.16， 133.48）

　　把snap to grid關掉后，元件就不是按照網格來放置的。所以統計是會出現這樣的提示

　　請問有辦法把not off-grid 的器件修正嗎？

　　解決方法是在erc的時候把這個選項關了

　　16、CAM輸出的文件，為什么電源和地的那層好象看不到什么內容，是不是所有的PCB的CAM輸出都是這樣的？

　　看的到的，應該是十字化焊盤

　　17、有沒有人知道怎么將PADS文件轉換成ORCAD文件呀？有的話，請賜教！~！謝謝

　　將PADS文件輸出為ASC格式，在ORCAD中應該就可以導入了。

　　18、在用CAPTURE時先畫了個元件放到圖上去了，后來發先畫的有點問題，就回到那個元件庫修改了一下，在回到原理圖上，怎么也不能將新改的元件放上去它還是用的原先的那個了，我想應該可一更新的吧！那位幫忙看一下呢？

　　在畫的原理圖上點中該元件，然后右鍵彈出菜單，有個edit part功能，進去后你就修改它好了，修改完后就update current就行了。一定改得過來的。

　　19、我用Orcad畫完原理圖，想用Powpcb畫PCB

　　現在問題是Orcad中元件的封裝的庫如何加入，讓Powpcb知道是采用什么封裝的呢

　　這些PCB封裝是在Orcad里畫還是在Powpcb里畫呢？特別是自己命名的一個新封裝

　　封裝在POWERPCB里畫。在ORCAD的CAPTURE里設定每個元件的FOOTPRINT與POWERPCB里的封裝名相同即可

　　詳細介紹見《用Orcad做原理圖，用PADS layout》

　　20、我準備用ORCAD作原理圖，然后作成allegro的網絡表，可是我添加元件庫的時候卻發現可以添加*.olb和*.lib的庫，請問兩種庫分別用在什么場合？

　　在allegro中何處可以看到元件封裝庫？

　　*olb是圖形符號庫文件即是原理圖庫，*.lib是仿真模型描述庫文件利用Spice語言對Capture中的圖形符號進行功能定義與描述。*.llb是PCB封裝庫文件。

　　用olb 那個.lib是DOS版本的Capture的元件庫文件

　　21、請問怎么可以把orcad原理圖上的元件存到指定的元件庫里

　　選中元件點EDIT PARTS，在編輯窗口選另存為。

　　22、求教protel的圖怎么能轉換成orcad能打開的

　　要先把PROTEL導出為ASCII文件，再用capture的file------import design才行，我用過，可以的

　　23、一個管腳比較多的器件在繪制原理圖時如果只將它們放在一個圖中會太大了，我想用兩個或三個part來畫，該如何設置呢，如何將它們在生成PCB時映射到同一個封裝上去

　　三個部分的footprint都指定一個封裝就行了；這個問題，請閱讀Capture CIS的幫助－》Learn Capture Lesson Menu－》marking Parts

　　24、本人的一個part分成6部分U1A~U1F，在對各部分作編輯時，右擊--》edit part，出現都是U1A的部分，而我要編輯其他部分該咂辦？請問這個問題如何解決？

　　解決了，ctrl+N

　　25、Capture繪制完原理圖后，用什么方法可以快速地填寫器件封裝信息？

　　方法一：

　　單頁方式：點擊電路圖紙，CtrlA全選，菜單Edit-Properties，下面點選Parts，就可以對所以Part定義封裝了;

　　方法二：

　　點擊項目管理窗口，菜單Edit-Broser-Parts，在列出的Part中選擇需要設定的Part，（注意可以用Shift和Ctrl進行復選），點擊菜單Edit-Properties，在出現窗體中就可以快速填寫封裝信息了。

　　26、如何刪掉cache里的part？ Thanks！

　　只能刪除多余的part，點擊項目管理窗口中的Design Cache，然后點選菜單Design－Clearup Cache就可以了。

　　如果你修改了庫元件，就存在cache和lib不一致的情況，update一下就好了

　　27、我的電路圖有12張，在第3張和第10張都有+12V的電源，我檢查DRC的時候為什么會有警告呢？請問不同頁的同一電源怎么樣才能連在一起？？

　　place power symbol把名字改一樣就可以了阿！

　　28、我現有幾張原理圖但它們少一張總圖關聯，不知如何從子圖生成層次試電路圖，讓它們網絡相關連！謝謝！

　　如果要新建總圖的話，還不如直接在原先的dsn文件里新建一張原理的方框圖，使其變為make root，不就行了嗎？上面那位土豆泥老兄的意思是問capture中有沒有類似的命令（如像protel那樣直接利用create symbol from sheet命令）生成方框圖的快捷方法。

　　29、我現在手頭上有ORCAD的原理圖，現在想從該原理圖中得到元件庫（lib）。請問各位大俠在ORCAD中是否有該功能？謝謝！

　　解答：　file－new一個library，然后把Design catch里面的零件復制到library中就可以了。

　　30、我用Orcad畫好了一份手機原理圖，網表也給了PowerPcb并制成了PCB板，調試通過并已量產。意思就是說在原理圖的電氣特性都是正確了！現在遇到出BOM的問題，正常的BOM（Item Quantity Reference Part Description PCB Footprint Vendor）

　　沒問題，現在需要加上幾個屬性（如Manufacturer，Order Number，Part No.），如果在每個元器件上EDIT，加上以上幾個屬性自然沒問題，但是一個一個的加，幾百個Part，加死了！！聽說有個方法導入什么文件，可以讓所有的Part都加上以上幾個屬性，然后我在填上具體的值，一出Bom就搞定了。不知那位大俠可以切磋，指點一下！！

　　解決方法一： 使用CIS，不過你們公司暫時沒有也沒法。

　　解決方法二：不用把設定帶入原理圖的話就在EXCEL中Key就可以了，很多公司只樣做。

　　解決方法三：使用Update propetry，有些復雜，自己有空研究好了！

　　31、我想將已有的原理圖中的元件加到自己的庫中，我選擇某個元件后右鍵選擇edit part，然后將其保存到我自己的庫中，但是保存后發現庫中和原來原理圖中的管腳正好顛倒了，原來在左邊的管腳跑到右邊去了，而右邊的管腳則到左邊了，各個管腳的編號都沒錯，不知道是什么原因，是哪兒沒設對嗎？

　　解答：你可以按V，將其上下顛倒一下！

　　32、我做好了一部分圖紙，發現圖幅小了，要將圖幅變大，在Options》Design Template改了圖幅的設置，可在SCH中圖紙大小沒變？

　　你是在沒有打開schematic的界面下設的吧？！你先打開一張圖，選options --》schematic page propeties，在這里改應該可以！

　　33、將原理圖中的一頁，分散放到其他頁后，在導出.asc的網表時，出現了很多如下的warning。

　　不得其解。

　　WARNING： Name contains illegal characters +5V ， changed to PLUS5V

　　WARNING： Name contains illegal characters D+5V ， changed to DPLUS5V

　　WARNING： Name contains illegal characters Version Document ， changed to Version_Document

　　ERROR ［NET0011］ Netlist failed or may be unusable.

　　1，+5v連接有誤，要么你的+5V沒加電源標示，或是沒有OFFPAGE，看情況而定。

　　2，錯誤同上。

　　3，版本號沒改。

　　4，網表不能產生。

　　將這些錯誤改改，就行了。

　　34、在ORCAD中，要用到一個管腳很多的器件，不想用大圖，想將其分割為幾個部分，試了許多次都不行，誰能指點一下？

　　一定要新建元件后，Parts per Pkg選擇要分割元件數，Package Type選Heterogeneous即可

　　35、我一直是用CONCEPT-HDL和ALLEGRO，SPECCTRAQUEST，現在有一塊板子想做原理仿真和PCB仿真，所以初步計劃用CAPTURE CIS設計原理圖，仿真后導入ALLEGRO，在做PCB仿真。不知CAPTURE 和ALLEGRO的接口是不是方便使用，需要注意哪些問題？

　　還有CAPTUE中我的許多器件沒有，我不知怎么建庫？那位大俠有好的幫助文章給一些，或者哪里有下載的電子文檔？還請告知。本人不勝感激

　　Capture與Allegro接口沒有任何問題，因為它們現在本身是一家。要注意的是器件的管腳名除電源外不能同名，哪怕是NC管腳也必須定義為NC1、NC2、。。教程網上很多，搜索一下應該能找到。

　　36、我做了一個小板子，上面有四個公插件，四周有四個螺絲孔。現在要做一個大板子，把小板子放在上面，母插座正好對著公插座，螺絲孔要對齊，我想把小板子做為一個元件封裝調入到大板子上，這樣對齊比較容易。問怎么把這個小板子做成封裝？請高手指點

　　解答一：你想做成封裝，應該不行吧，我個人認為應該是把你的小板子的零件做成list文件，在allegro中右邊中Find by name選它的function為symbol or（pin），在下面的小框框中keyin你的list文件，且在Find by name 對齊的function 應要選擇List，應該就OK. 還有就是你的大板子里也一定要轉Netin才行哦

　　解答二：我師傅做幾個板子相疊加時，都是把上面的小板子的外框和接插件做成庫元件（板框做成元件封裝，接插件做成焊盤），然后調入到大板子上面，如果放上去正好和螺絲孔相對，就刪掉，因為大小板子相連時是用排線相聯的。這樣在安裝時會非常精確的。但是他現在走了。

　　37、大家做sch時，capture cis用處大么？另外BGA的封裝怎樣用字母序列標注管角號碼？

　　CIS：Component Imformation System，至于好處一次說不完，主要是對一個企業的零件庫管理功能，一個簡單例子：就是你可以在place part的時候就可以看到該零件的所有信息（包含零件料號，值，元件描述，價格，公司庫存，封裝外形，元件datasheet……），對于工程師來說好處就是產生BOM一次搞定，而不要再去填什么零件料號，元件描述什么信息了，主要是減少了出錯的機會。

　　字母標管腳不是直接輸入字母給pin就可以了嗎？

　　38、ORCAD的PART的VALUE有什么作用呢，我一同事說不同類型的器件的VALUE不能相同，因為如果相同生成DEVICE，會有問題，舉個例子——————我有一33歐姆的電阻，一33歐姆的4腳排阻，則在原理圖中，VALUE值不能都寫成33，而可以寫成R33，33才可以。這是什么原因呢，哪位大俠能不能解釋一下呢，謝謝

　　如果不同類型器件value值一樣，在列器件清單時會把不同類的元件放在一起，象你上面所說的情況，就會認為是2個33歐電阻，而不加以區分。

　　39、在Capture中可以通過Properties某些屬性的設置為將來的Aleegro PCB布板進行準備。請問：這樣的屬性有哪些？尤其是與網絡有關的，比如差分對，它的名稱，線寬，線距是否可以在這些屬性中的某一項事先設定，然后帶到Allegro中。

　　解答：在edip property時，filter by選：Cadence-allegro就可以看到有哪些可以轉了；至于差分對，線距什么的只能定義名字，具體需要在allegro指定值，像min_line_width可以直接定義多少。

　　40、在一張capture 中畫了電路圖，并將圖中所有元器件做了一個.olb庫文件。在單獨打開這個庫，對元件進行編輯時一些正常。但是如果在Capture中使用元件管理器時，選中一個元件，在右鍵菜單點擊察看時，在元件管理器窗口確看不到這個元件的圖形（參數倒是有），并提示：“Coud not read part information form WAG/CAP”，表示無法讀出CAP電容信息。

　　錯在什么地方？請問如何設置CIS？

　　Part Manager是CIS的功能，你沒有設置好CIS所以提示錯誤！2-〉看幫助文件，很詳細

　　41、請教各位大俠一個問題：ORCAD CAPTURE里畫完圖用DRC檢查，出現兩個GND的錯誤，一個我用VSS跟GND相連就解決了，還有一個怎么就都不行。還是報錯：too fewer connector to GND！請問怎么解決？

　　因為你接的gnd或vcc是接的一個接點，接點太少。比如：一個電容一腳是vcc，另一腳是gnd的話，也會出現你目前的狀況，不知你是否是這樣？

　　42、在orcad中一個project的dsn里面的兩張page的相同信號怎么接到一起啊？

　　放置一個分頁符不就可以了么，OFF PAGE。OFF PAGE名稱一致才可以

　　但是，現在我的兩張page中連不到一起去的net不是單根線的net

　　而是bus連不到一起去

　　好像page off連不到bus上吧

　　不知兄有何高見？

　　注意兩頁的Off Pages畫成總線形式，如DATA［1..31］

　　43、錯誤代碼如下： Spawning “D:CadencePSD_15.1 oolscapturepstswp.exe” -pst -d “d:oardworkvermont.dsn” -n “D:BOARDWORKAllgero” -c “D:CadencePSD_15.1 oolscaptureallegro.cfg” -v 5 -j “PCB Footprint” Scanning netlist files Loading D:BOARDWORKAllgero/pstchip.dat Loading D:BOARDWORKAllgero/pstchip.dat Loading D:BOARDWORKAllgero/pstxprt.dat Loading D:BOARDWORKAllgero/pstxnet.dat Error： Line 914 in file D:BOARDWORKAllgero/pstxnet.dat： Reference designators inconsistent in xprt and xnet files Detected in function： pstFindInstByOldPathName Error： Line 914 in file D:BOARDWORKAllgero/pstxnet.dat： Error loading the net list file Detected in function： ddbLoadPstXFiles #1 Error ［ALG0036］ Unable to read logical netlist data.

　　Exiting “D:CadencePSD_15.1 oolscapturepstswp.exe” -pst -d “d:oardworkvermont.dsn” -n “D:BOARDWORKAllgero” -c “D:CadencePSD_15.1 oolscaptureallegro.cfg” -v 5 -j “PCB Footprint”

　　*** Done ***

　　pstxnet.dat的第912－913行是：

　　NODE_NAME R372 2 ‘’‘’‘’‘’‘’‘’‘’‘’@VERMONT.TOP（SCH_1）：PROTOCARD 0@VERMONT.AD（SCH_1）：I164594160@DSPANDFPGA.RESISTOR.NORMAL（CHIPS）‘’‘’‘’‘’‘’‘’‘’‘’： ‘’‘’‘’‘’‘’‘’‘’‘’2‘’‘’‘’‘’‘’‘’‘’‘’：;

　　allegro可以導入列表，但是rats連地線都沒有連接啊

　　請問怎么解決這個問題？

　　這個問題的解決方法是一個一個刪除報錯的器件，再拷貝一個相同的器件過來。不過每次Netlist只報一個錯，有點郁悶