隨著各種大規(guī)模、高密度新型電子元器件的不斷涌現(xiàn)，電子電路的設(shè)計越來越復(fù)雜、越來越精密?；谶@種迫切需求，電路CAD設(shè)計技術(shù)也充分利用了計算機革命所帶來的成果，使得設(shè)計手段發(fā)生了翻天覆地的變化，其中的Protel 99電子設(shè)計軟件就是一款功能強大、界面友好、操作簡便實用的快速、高效的電路CAD設(shè)計軟件。為了保證設(shè)計的電路能可靠工作，需要對電路進行準(zhǔn)確地時序分析、波形分析、信號完整性分析、電磁噪聲分析等，以避免設(shè)計的盲目性，降低設(shè)計成本。這里著重介紹如何利用Protel 99軟件對所設(shè)計之PCB 進行預(yù)先的信號分析，使得設(shè)計的電路更加切實可行。

信號完整性的有關(guān)概念

電磁干擾

電磁干擾是指電子產(chǎn)品向外發(fā)出噪聲，引起設(shè)備、裝置或系統(tǒng)工作性能降低的電磁變化現(xiàn)象，主要分為傳導(dǎo)干擾和輻射干擾兩種。傳導(dǎo)干擾是指電磁通過導(dǎo)電介質(zhì)把信號從一個電網(wǎng)絡(luò)上耦合（干擾）到另一個電網(wǎng)絡(luò)上;輻射干擾是指干擾源（電磁）通過空間把其信號耦合（干擾）到另一個電網(wǎng)絡(luò)上。在PCB設(shè)計中，需要考慮的主要是輻射干擾，因為集成電路的引腳、各類接插件等都具有天線的特性，能發(fā)射電磁波并影響本系統(tǒng)或其他電系統(tǒng)的正常工作。

信號完整性

信號完整性是指信號在信號線上的傳輸質(zhì)量，是信號在電路中能以正確的時序和電壓作出響應(yīng)的能力。在實際的電路工作時，由于多種因素往往會造成信號傳輸質(zhì)量下降，對設(shè)備正常工作造成影響。因此在電路設(shè)計時，必須考慮在需要的時候，信號能達到所必需的電壓電平數(shù)值，即信號具有良好的信號完整性。

串?dāng)_

串?dāng)_是指兩條信號線之間的信號發(fā)生耦合，即信號線之間的互感和互容會引起信號線上的噪聲。PCB板層的參數(shù)、信號線間距、驅(qū)動端和接收端的電氣特性及線端接方式等都會對串?dāng)_有一定的影響。

反射

反射是指在信號傳輸線上產(chǎn)生的回波。如果源端與負載端阻抗不匹配，當(dāng)信號功率傳輸?shù)骄€上并到達負載處時，將引起線上反射，負載將一部分電壓反射回源端。布線的幾何形狀、不正確的線端接、經(jīng)過連接器的傳輸及電源平面不連續(xù)等因素的變化均會導(dǎo)致此類反射。

網(wǎng)路阻抗

網(wǎng)路阻抗是指信號傳輸線上輸入電壓對輸入電流的比值。當(dāng)某一個源端發(fā)送一個信號到傳輸線上時，阻抗將阻礙信號驅(qū)動，直到2TD時，信號仍未改變，TD是傳輸線的延時。

過沖和下沖

過沖是指信號第一個峰值或谷值超過設(shè)置電壓，其中對于上升沿是指最高電壓，對于下降沿是指最低電壓。下沖是指下一個谷值或峰值。過沖嚴重時由于保護二極管工作，會導(dǎo)致其過早地失效;下沖嚴重時會引起假的時鐘或數(shù)據(jù)錯誤（誤操作） 。

信號完整性分析工具的特點

Protel 99軟件中包含有一個高級信號完整性仿真器，它使用經(jīng)典的傳輸線理論和I/O緩沖器模型信息作為仿真輸入。基于快速反射和串?dāng)_仿真模型，它根據(jù)經(jīng)過工業(yè)驗證的算法產(chǎn)生精確的仿真，并具有以下特點：

①在設(shè)計規(guī)則中必須對設(shè)計參數(shù)約束（如阻抗、過沖、下沖等）進行定義；

②設(shè)計人員無須特殊經(jīng)驗即可在PCB 編輯器中直接進行電路的信號完整性分析；

③采用設(shè)計規(guī)則檢查（DRC） ，可以迅速定位不符合設(shè)計要求（設(shè)計規(guī)則中設(shè)定的約束內(nèi)容）的網(wǎng)絡(luò)；

④使用I/O緩沖器宏模型，不需要了解有關(guān)SP ICE語言和模擬仿真的知識。另外，采用宏模型逼近，可更快、更準(zhǔn)確地進行仿真，并依據(jù)元件編號進行模型的自動匹配連接，支持IB IS2工業(yè)標(biāo)準(zhǔn)子集；

⑤信號完整性仿真的波形結(jié)果，可在圖上以示波器的形式進行顯示，直觀、方便；

⑥利用電阻和電容的參數(shù)值對不同的分析終止策略進行假設(shè)分析；

⑦仿真器內(nèi)含成熟的傳輸導(dǎo)線特性計算和并發(fā)式仿真算法；

⑧提供了快速的反射分析和串?dāng)_分析。

信號完整性分析

設(shè)置信號完整性分析規(guī)則

在PCB編輯主界面中執(zhí)行菜單命令【Design】/【Rules. 。 . 】，會出現(xiàn)設(shè)計規(guī)則對話框，單擊其中的【Signal Integrity】標(biāo)簽，可切換到信號完整性規(guī)則設(shè)置項對話框，如圖1所示。

圖1　信號完整性分析規(guī)則設(shè)置對話框

在圖1設(shè)置對話框的左邊Rule Classes列表框中含有14個約束設(shè)置項，每個約束項的約束范圍基本上只有3 種：“Whole Board ”、“Net”和“NetClass”。每當(dāng)選中左邊列表框中某一個設(shè)置項時，在列表框右邊就會出現(xiàn)該設(shè)置項的相關(guān)說明，如何進行具體地設(shè)置，這里就不一一敘述了。

信號完整性分析仿真器

信號完整性分析工具內(nèi)嵌在PCB編輯器中，提供一個便于使用的交互式仿真環(huán)境。在PCB編輯主界面中執(zhí)行菜單命令【Tools】/【Signal Integrity. 。 . 】，會出現(xiàn)信號完整性仿真器窗口，如圖2所示。下面簡單介紹該仿真器幾個關(guān)鍵的菜單命令。

圖2　信號完整性仿真器的工作窗口

【GetNets】　該命令在【File】菜單下，用于將當(dāng)前正在設(shè)計的電路板（處于打開的激活狀態(tài)）進行信息連接，從電路板的數(shù)據(jù)庫中提取出所有的網(wǎng)絡(luò)名稱，并將它們在仿真器主窗口中的【All Nets】列表欄中列出。

【Take Over】　該命令在【Edit】菜單下。執(zhí)行本命令，仿真器將與當(dāng)前正在設(shè)計的電路板相連，從該電路板的數(shù)據(jù)庫中提取出與【All Nets】列表欄下選中網(wǎng)絡(luò)相關(guān)的布局數(shù)據(jù)，才能進行信號完整性仿真。

【Termination Advisor】　該命令在【Simulation】菜單下。用于定義網(wǎng)絡(luò)仿真的終止方式，僅對反射或串?dāng)_分析有效，對“Screening”分析無效。終止方式有：【None】（無終止方式）、【Serial R】（串?dāng)_方式）、【Parallel R to VCC】（電源VCC端并聯(lián)電阻方式）、【Parallel R to GND】（地端并聯(lián)電阻方式）、【ParallelR’s to VCC and GND】（電源端和地端并聯(lián)電阻方式）、【Parallel C to GND】（地端并聯(lián)電容方式）、【Rand C to GND】（地端并聯(lián)電阻和電容方式）、【ParallelSchottky Diodes】（并聯(lián)肖特基二極管方式）

【Reflection】　該命令在【Simulation】菜單下。執(zhí)行該命令后，仿真器將使用在【Simulation】單的下方列表欄中關(guān)于每個網(wǎng)絡(luò)的緩沖器的選定輸出作為驅(qū)動，并考慮所有已設(shè)置的有效終止方式，來進行詳細的信號反射仿真。仿真結(jié)果以圖形方式顯示在波形分析器中。

【Crosstalk】　該命令在【Simulation】菜單下。執(zhí)行該命令后，仿真器將使用在【Simulation】菜單的下方列表欄中關(guān)于“Agressor Net”的緩沖器的選定輸出作為驅(qū)動，并考慮所有已設(shè)置的有效終止方式，來進行詳細的信號反射仿真。仿真結(jié)果以圖形方式顯示在波形分析器中。

波形分析器

使用波形分析器可以方便地顯示出反射仿真和串?dāng)_仿真的結(jié)果，并可以直接對波形進行測量計算。波形分析器是通過執(zhí)行【Simulation 】菜單下的【Reflection】/【Crosstalk】命令來啟動的。波形分析器工作窗口如圖3所示。

圖3　波形分析器工作窗口

在波形分析器示圖區(qū)的右邊，列出了正在進行波形分析的網(wǎng)絡(luò)名稱以及屬于該網(wǎng)絡(luò)的元件引腳名稱。在這里，使用鼠標(biāo)左鍵單擊某個元件引腳名稱或其下方的小短線（對不同的引腳以不同的顏色顯示，以作區(qū)分） ，就可以選中該引腳上的信號波形，在圖中將以高亮狀態(tài)顯示;再次單擊，將取消信號波形的選中。只有選中了某個引腳上的信號波形，才可以對它進行分析計算，同時在波形分析器示圖區(qū)的最右邊空白處顯示一系列相關(guān)的測量值。圖4是對圖3中的一個信號波形進行FFT變換以及特征參數(shù)計算的結(jié)果。

圖4　FFT變換以及特征參數(shù)計算的結(jié)果

結(jié)束語

總之，在用Protel 99電子設(shè)計軟件開發(fā)電路時，只有充分利用好信號完整性分析功能，分析印刷電路板的設(shè)計和檢查設(shè)計參數(shù)，并測試電路的特性參數(shù)，這樣才能在電路板投入實際應(yīng)用之前，發(fā)現(xiàn)可能出現(xiàn)的信號完整性問題，避免設(shè)計的盲目性，縮短開發(fā)周期，提高設(shè)計的可靠性。